《Mentor SiP系统级封装设计与仿真》出版与技术答疑！

li_suny

张湘岳 发表于 2013-1-19 00:38
  Y2 g% q5 A% _拉线出来打没问题，自动扇出有问题，即使先定义的通孔，扇出也会去选择盲孔。

做了一些实验，再写几条关于EE扇出的特点。

1.如果定义了通孔和盲埋孔，EE会自动选择盲埋孔作为扇出孔，而不管定义的先后顺序。
2.在定义的盲埋孔中，普通网络会优先选择浅的盲孔作为扇出孔。
/ ]1 C" _; s9 S- A' V0 e+ R8 T3.对于平面层的网络，例如电源VCC或者地GND网络，扇出孔会选择打到定义了平面层的那一层，例如定义了1-2，1-3和1-4的盲孔，GND平面定义为第三层，VCC平面定义为第四层。
" Q& y7 Z9 o( P) W4.执行Fanout后，扇出结果为：一般网络Via1-2，GND网络Via1-3，VCC网络Via1-4。
' ?3 @0 [; o& |" v5.如果设计中只定义了Via1-2和通孔，则GND网络和VCC网络会选择通孔扇出，因为Via1-2无法连接到对应的平面层。
欢迎讨论！

) U( w$ n- q: x' h& F# y截图如下：

李泽尚

li_suny 发表于 2013-1-22 14:11
- m( F+ R" E+ ?7 X9 C. R# v8 ~做了一些实验，再写几条关于EE扇出的特点。

1.如果定义了通孔和盲埋孔，EE会自动选择盲埋孔作为扇出 ...

呵呵，那看样子这算个小BUG了，得李老师向mentor的提提意见改进了。

张湘岳

li_suny 发表于 2013-1-22 14:11
  o8 b' q$ l0 t. D. w做了一些实验，再写几条关于EE扇出的特点。

1.如果定义了通孔和盲埋孔，EE会自动选择盲埋孔作为扇出 ...

4 d* Z' w; ]" D; x7 {( n确实如此，只好fanout后手动修改需要做盲埋的了。李老师分析得很透彻，多谢多谢！学习了~

zmg2007

请教一个问题，在Mentor中做Part时，有没有什么方法让只有2个pin的symbol和3个pin的cell对应上？

li_suny

李泽尚 发表于 2013-1-22 15:40
呵呵，那看样子这算个小BUG了，得李老师向mentor的提提意见改进了。

确实和Mentor研发团队那边的工程师交流过，有些建议他们确实应用到新版本中了。
0 Z4 x6 D! m7 h& N5 i不过这个，不应该算个Bug，估计一时半会也更新不了。

li_suny

张湘岳 发表于 2013-1-22 19:56
9 I5 q5 V- y$ W3 v) s确实如此，只好fanout后手动修改需要做盲埋的了。李老师分析得很透彻，多谢多谢！学习了~

3 C; T  Z0 Q+ Z' s 以前也没这没用过，因为定义了盲埋孔通常就不会用再通孔做扇出了，
有问题多交流。

li_suny

zmg2007 发表于 2013-1-23 15:36
请教一个问题，在Mentor中做Part时，有没有什么方法让只有2个pin的symbol和3个pin的cell对应上？

" B# U$ U" S% _! V1 c' a& ^' l0 [可以，只要创建Part的时候添加一个NC引脚就可以了。

zmg2007

成功了，谢谢李老师！

li_suny

zmg2007 发表于 2013-1-24 10:58
成功了，谢谢李老师！

不客气，有问题多交流。

liu525670

li_suny 发表于 2013-1-25 01:47
不客气，有问题多交流。

您好!遇到一个问题:
4 c* R' M% \8 W4 P8 Y8 }/ M. J# T我在原理图里面换了个元件,重新打包后导入到PCB,原来画好的过孔全部没有了,导线还在,这是怎么回事,
! P0 B; l0 b" D/ d) f+ @紧急求助,不甚感激!

li_suny

liu525670 发表于 2013-2-1 15:16
6 |0 k% p) r( w: Y( x+ N1 ?3 H* z您好!遇到一个问题:
+ n" e$ J% j7 [我在原理图里面换了个元件,重新打包后导入到PCB,原来画好的过孔全部没有了,导线还在 ...

1 _7 q- p" j# T6 T5 K6 ~& W* ~4 w/ |
这两项都不要勾选，再试一下。

liu525670

li_suny 发表于 2013-2-1 16:30
这两项都不要勾选，再试一下。

谢谢!我试了,但还是不行,后来板子急发,我把所有过孔和线全部Lock,这样过孔是还在,但线的网络断了,之后又重新导了一次网络,问题是解决了,只是不知道是哪里的缘故,不知道是原理图哪里设置了还是软件不稳定.
- [$ M3 ~6 {; {) d2 B

li_suny

liu525670 发表于 2013-2-4 16:58
谢谢!我试了,但还是不行,后来板子急发,我把所有过孔和线全部Lock,这样过孔是还在,但线的网络断了,之后又重 ...

0 W2 k1 k6 D' A0 N不知是什么版本，这种情况通常是设计数据出了问题，很多时候是前后数据不同步造成的。

) v$ t3 d. j5 i, j1 h# n加减元器件是最常见的操作，不会导致过孔或者走线飞掉。

liu525670

li_suny 发表于 2013-2-4 22:05
不知是什么版本，这种情况通常是设计数据出了问题，很多时候是前后数据不同步造成的。
# p4 C* g$ ], B, N+ r
加减元器件是最 ...

" f( R: j, K1 h# [) e& f4 k2005版本的

li_suny

liu525670 发表于 2013-2-5 09:09
0 g3 B( s6 `# H  o: z2005版本的

2005的数据不同步比较容易出现，你可以先尝试一下反标，然后再前标试试。