《Mentor SiP系统级封装设计与仿真》出版与技术答疑！

张湘岳 · 发表于 2013-3-11 16:25

fenqinyao 发表于 2013-3-10 11:59 : e% ^3 ~+ P; M" s6 d p5 @) c& b
将下图所示目录下的CES配置文件删除即可！注意，如果是XP的话，是在目录结构有点不一样

我的CES也出问题了，所有的菜单命令都没了，但是我没有找到这个文件夹呢？

fenqinyao · 发表于 2013-3-11 16:44

如果是XP就在C:\Documents and Settings\Administrator\Application Data\MentorGraphics\7.9.2EE这个下面，当然也有可能不是在Administrator下，注意你使用的用户名，还有可能要将文件夹选项里的隐藏文件夹关闭才能看到Application这个文件夹。

zhongyiwaiting · 发表于 2013-3-11 16:46

本帖最后由 zhongyiwaiting 于 2013-3-11 17:16 编辑

张湘岳发表于 2013-3-11 16:25
! |; ~( F: c# u' w+ w; Q) ?) }+ i我的CES也出问题了，所有的菜单命令都没了，但是我没有找到这个文件夹呢？

建议：凡是装了非正版软件的电脑，不要接入.net.
否则软件会莫名其妙地出问题！

li_suny · 发表于 2013-3-11 17:29

fenqinyao 发表于 2013-3-11 11:27 8 d. u/ }* v' i: l. u. a/ u- X5 A
今天发现一个问题，在Expedition下无法使用Resistor Shape，只要一选择Resistor Shape绘图工具就变灰了，不 ...

我试了一下，确实如此，不知道你是要画埋阻吗？这个功能通常是在EP里面自动综合出来的。

具体情况我已经给Mentor研发那边发了邮件咨询。

fongqiansam · 发表于 2013-3-11 18:05

fenqinyao 发表于 2013-3-10 11:59 2 j/ w2 `5 q8 ^0 {- o% }
将下图所示目录下的CES配置文件删除即可！注意，如果是XP的话，是在目录结构有点不一样

可是我的电脑上没有该目录，电脑系统为win7，mentor版本为7.9.1

fenqinyao · 发表于 2013-3-11 18:51

li_suny 发表于 2013-3-11 17:29 . |- L4 V- K& P$ _
我试了一下，确实如此，不知道你是要画埋阻吗？这个功能通常是在EP里面自动综合出来的。4 ]( u: @$ E* o+ ^

J, H. p) Q4 d' g& F( |5 o具体情况我已 ...

不是画埋阻，只是想拿来做特殊的用途，比如短路0欧电阻而不报DRC错

fenqinyao · 发表于 2013-3-11 18:53

本帖最后由 fenqinyao 于 2013-3-11 18:54 编辑

fongqiansam 发表于 2013-3-11 18:05 , [0 o1 { e8 M: I1 x' \
可是我的电脑上没有该目录，电脑系统为win7，mentor版本为7.9.1

如果是Win7，那就和我发的图片是一样的，我是从Win7的电脑上截的图，C:\Users\你的登陆名\AppData\Local\MentorGraphics

张湘岳 · 发表于 2013-3-12 08:32

zhongyiwaiting 发表于 2013-3-11 16:46 8 _! \- [% I+ A }+ P1 N
建议：凡是装了非正版软件的电脑，不要接入.net.2 h) E( p& W4 o5 b5 o8 i Y0 F- G
否则软件会莫名其妙地出问题！

我的倒不是这样，而是自己把所有的菜单命令都隐藏了。。。但是用ALT命令还可以操作菜单，用ALT+V然后在TOOLBAR里面选择对应的就可以了。

li_suny · 发表于 2013-3-12 17:05

fenqinyao 发表于 2013-3-11 18:51
. K( n8 R6 S/ ^# f不是画埋阻，只是想拿来做特殊的用途，比如短路0欧电阻而不报DRC错

那你可以自定义一个用户层，然后绘制一个普通的图形，在出Gerber的时候叠加到需要的层就可以了。

Mentor那边的回复是：Resistor Shape 只能在Cell里绘制，且Cell类型是Buried，我试过了，确实如此。

fenqinyao · 发表于 2013-3-12 17:29

本帖最后由 fenqinyao 于 2013-3-12 17:34 编辑

7.9.2后的版本在Cell里建Resistor Shape有个Bug，无法使用，我就是因为在Cell里不好使，才改为在PCB里去做这个，这个Bug是使用Resistor Shape建好Cell后，当这个PCB使用了这个Cell，就会在这个Cell里重新自动生成一个相同形状的Shape，这样在DRC里就会报错，还有在使用Resistor Shape时，发现在Cell Editor每编辑一次，Resistor Shape的数量就会在原来的地方增加2个。
这是我在Mentor的论坛上找到的问题，在以前也发现了类似的问题！
http://communities.mentor.com/mgcx/message/28487

fenqinyao · 发表于 2013-3-13 17:38

本帖最后由 fenqinyao 于 2013-3-14 08:52 编辑

li_suny 发表于 2013-3-12 17:05 # T+ J1 U$ F! z- H2 y
那你可以自定义一个用户层，然后绘制一个普通的图形，在出Gerber的时候叠加到需要的层就可以了。( M* k6 c9 E* [
5 n8 \: }6 K/ v' L
Me ...

还有，最近发现如果在CES里将规则定义得稍微复杂一点，在Expedition走这一部分线就会很卡，移线时也就很卡，不知是什么原因，如：定义T点，如果定义T点并产生Pin Pair再赋予Delay的话，在拉这一部分线时会卡到没法接受了。
另外，用7.9.4做的Project用什么方法可以往下兼容，比如可以用7.9或7.9.2打开。

zhongyiwaiting · 发表于 2013-3-14 13:48

本帖最后由 zhongyiwaiting 于 2013-3-14 13:50 编辑

请问:这样的非常规的Board outline.导入Mentor Expedition中,怎样处理?
如下图,
内有一个多边形要CUT!

张湘岳 · 发表于 2013-3-14 14:20

fenqinyao 发表于 2013-3-10 11:59 5 k" h- R- F$ P6 }: k4 c8 k1 m
将下图所示目录下的CES配置文件删除即可！注意，如果是XP的话，是在目录结构有点不一样

这个方法有效，可以解决CES里面一些莫名其妙的现象。文件位置可能有点不一样。

fenqinyao · 发表于 2013-3-14 14:38

zhongyiwaiting 发表于 2013-3-14 13:48
) `1 h2 M/ j0 O4 c' ]/ w请问:这样的非常规的Board outline.导入Mentor Expedition中,怎样处理?
3 l5 C$ H' c' g$ K& f如下图,
6 f. F1 h. }' g/ G4 y: e' U( P9 r% g内有一个多边形要CUT!

将里面要CUT的图形设置为Contour类型，输出Gerber时选择Contour即可。

li_suny · 发表于 2013-3-14 15:00

fenqinyao 发表于 2013-3-12 17:29
8 r, O! _5 |6 ^$ P+ k7.9.2后的版本在Cell里建Resistor Shape有个Bug，无法使用，我就是因为在Cell里不好使，才改为在PCB里去做这 ...

遇到这种暂时无法解决的问题，我都会绕道走，就是找一种变通的方法。
我通常用工具的习惯就是达到自己的设计目的，而不太纠结于某一个功能。

当然，如果确实是BUG，或者软件功能需要提升的。我会提SR，或直接发邮件给相关的人，不过反应一般不会太快，是否能在下一个版本中更形就不好说。不过确实我提的一些问题在新版本中解决了。

帐号		自动登录	找回密码
密码			注册

《Mentor SiP系统级封装设计与仿真》出版与技术答疑！

浏览过的版块

推荐内容 /1