《Mentor SiP系统级封装设计与仿真》出版与技术答疑！

denniszeng · 发表于 2013-9-5 10:04

请问一下李工,在Padstack Editor中Padstacks项目中,在做贴片焊盘（Pin-SMD)时为何还要加上底层、底层阻焊、底层锡膏，而其它EDA中做贴片焊盘只做TOP层的相应层而不需要Bottom层的相应层。个人认为贴片只是单一层，而并非双层。求解，谢了！

denniszeng · 发表于 2013-9-5 10:06

请问一下李工,在Padstack Editor中Padstacks项目中,在做贴片焊盘（Pin-SMD)时为何还要加上底层、底层阻焊、底层锡膏，而其它EDA中做贴片焊盘只做TOP层的相应层而不需要Bottom层的相应层。个人认为贴片只是单一层，而并非双层。求解，谢了！

denniszeng · 发表于 2013-9-5 10:07

请问一下李工,在Padstack Editor中Padstacks项目中,在做贴片焊盘（Pin-SMD)时为何还要加上底层、底层阻焊、底层锡膏，而其它EDA中做贴片焊盘只做TOP层的相应层而不需要Bottom层的相应层。个人认为贴片只是单一层，而并非双层。求解，谢了！

denniszeng · 发表于 2013-9-5 10:09

请问一下李工,在Padstack Editor中Padstacks项目中,在做贴片焊盘（Pin-SMD)时为何还要加上底层、底层阻焊、底层锡膏，而其它EDA中做贴片焊盘只做TOP层的相应层而不需要Bottom层的相应层。个人认为贴片只是单一层，而并非双层。求解，谢了！

denniszeng · 发表于 2013-9-5 10:10

请问一下李工,在Padstack Editor中Padstacks项目中,在做贴片焊盘（Pin-SMD)时为何还要加上底层、底层阻焊、底层锡膏，而其它EDA中做贴片焊盘只做TOP层的相应层而不需要Bottom层的相应层。个人认为贴片只是单一层，而并非双层。求解，谢了！

denniszeng · 发表于 2013-9-5 10:11

请问一下李工,在Padstack Editor中Padstacks项目中,在做贴片焊盘（Pin-SMD)时为何还要加上底层、底层阻焊、底层锡膏，而其它EDA中做贴片焊盘只做TOP层的相应层而不需要Bottom层的相应层。个人认为贴片只是单一层，而并非双层。求解，谢了！

denniszeng · 发表于 2013-9-5 13:07

请问一下李工,
在Padstack Editor中Padstacks项目中,
在做贴片焊盘（Pin-SMD)时为何还要加上底层、底层阻焊、底层锡膏，
而其它EDA中做贴片焊盘只做TOP层的相应层而不需要Bottom层的相应层。
个人认为贴片只是单一层，而并非双层。
求解，谢了！

lalasa1987 · 发表于 2013-9-6 12:44

李工，原理图中怎样可以方便又快捷的把一个Fracture Symbol的管脚列表导出来，包括：pin number，pin name，net name。

denniszeng · 发表于 2013-9-9 10:21

请问一下李工,在Padstack Editor中Padstacks项目中,在做贴片焊盘（Pin-SMD)时为何还要加上底层、底层阻焊、底层锡膏，

不好意思啊，当时可能是网络有问题，以为没发出，故发了好几次。真不好意思，还望各位能理解。

denniszeng · 发表于 2013-9-10 11:23

1.DxD原理图中节点的大小在哪里设置？
2.若从DxD中的原理图导网表到PADS或Allegro则元器件的PCB封装从哪里填入。
3.像这种导入到第三方网表即到其它PCB软件中那它们的中心库SCH&PCB器件的映射关系如何建？

li_suny · 发表于 2013-9-10 14:21

yth0 发表于 2013-8-28 08:34/ H0 H/ ?& ?1 D7 t
不好意思，再加几条& y3 x. D& `+ y$ C9 h1 r! K
23：Expedition Enterprise的项目管理功能感觉不是很好，比如项目移动位置或者项目、 ...

回来了，你的内容比较多，我慢慢看一下，然后在逐条回复吧。

先回复其他人的。

li_suny · 发表于 2013-9-10 14:41

本帖最后由 li_suny 于 2013-9-10 14:43 编辑

denniszeng 发表于 2013-9-5 10:02
# Y6 j9 V# |9 ^( V请问一下李工,在Padstack Editor中Padstacks项目中,在做贴片焊盘（Pin-SMD)时为何还要加上底层、底层阻焊、 ...

有些芯片，由于生产工艺的不同，当放置在顶层和底层时，它们的焊盘、阻焊、焊膏等的尺寸大小是不一样的，所以就要分别设置。
当时在西门子工作时，确实有这类元器件。

如果顶层和底层尺寸一样，这种设置就体现不出来了。
但软件设计时要各种情况都考虑到。

li_suny · 发表于 2013-9-10 14:43

denniszeng 发表于 2013-9-5 13:07
% m% Z6 w! @5 {( V! P请问一下李工,
. ?5 U, R t- B# v在Padstack Editor中Padstacks项目中,
n( ~) B/ e* X4 X7 s/ ?8 Y$ N在做贴片焊盘（Pin-SMD)时为何还要加上底层、底层阻 ...

已经答复，请查看上一条。
如果有问题，可继续讨论！

li_suny · 发表于 2013-9-10 14:53

denniszeng 发表于 2013-9-10 11:23
/ h$ L+ I0 [ G4 ^1.DxD原理图中节点的大小在哪里设置？$ d8 h. A6 K3 B- B# `
2.若从DxD中的原理图导网表到PADS或Allegro则元器件的PCB封装从哪里 ...

1.在settings->advanced->dot size 中设置。
2和3，需要打开网表查看，一般网表里会包含映射关系，如果不一致，则需要修改网表。
这类流程我用的不多，所以经验也不多。

denniszeng · 发表于 2013-9-10 15:26

li_suny 发表于 2013-9-10 14:43& F1 H$ L) f5 i$ l0 n
已经答复，请查看上一条。5 ~. c9 r! @# D7 s. N$ M
如果有问题，可继续讨论！

不好意思，因上次网络原故导致连发了好几次。还望李工理解。
在这里挺感谢您的热心解答，谢谢了！

帐号		自动登录	找回密码
密码			注册

《Mentor SiP系统级封装设计与仿真》出版与技术答疑！

推荐内容 /1