《Mentor SiP系统级封装设计与仿真》出版与技术答疑！

denniszeng

已经答复，请查看上一条。l
如果有问题，可继续讨论！

% |* @* g9 R% o不好意思，因上次网络原故导致连发了好几次。还望李工理解。
在这里挺感谢您的热心解答，谢谢了！

denniszeng

总的感觉mentor的这套pcb设计工具前端设计输入比较麻烦，后端布局布线则比较方便。尤其是中心库，如果要从无到有的建立， 是个非常艰苦的过程，可以说，没有一个强有力的中心库支持，这套软件的推广使用就会步履维艰。从外面公司对这套软件的使用情况看，Mentor一般适于团 队化设计方式，而PADS适于个人做设计。从长远的角度看，数字产品的速度越来越高，信号完整性的问题越来越突出，因此该套工具在目前所使用前景很广泛。

li_suny

denniszeng 发表于 2013-9-10 15:39
( }8 ~& a; V( ~/ m3 T& A总的感觉mentor的这套pcb设计工具前端设计输入比较麻烦，后端布局布线则比较方便。尤其是中心库，如果要从 ...

确实如此！

lalasa1987

lalasa1987 发表于 2013-9-6 12:44
- N8 ^: Z$ t$ }李工，原理图中怎样可以方便又快捷的把一个Fracture Symbol的管脚列表导出来，包括：pin number，pin name ...

李工，帮忙看下这个问题好么，在580#   ~谢啦~

yyc7090

PCB做好了，可是要改某个元件的封装。在中心库里改了之后，在原理图中更新库，重新打包，前向注释，但是到了PCB中还是不行。郁闷啊！求指点！

li_suny

lalasa1987 发表于 2013-9-6 12:44
. L: `4 k) h8 V6 b李工，原理图中怎样可以方便又快捷的把一个Fracture Symbol的管脚列表导出来，包括：pin number，pin name ...

  }2 s. C, F5 G$ r4 A& }4 g2 R原理图中可能不行吧。
7 f+ \* c. ~  i" Y4 y3 e在Symbol Editor中，可在Pin栏点击右键，导出CSV文件。

li_suny

lalasa1987 发表于 2013-9-12 09:41
+ k# F7 k0 w# L; S. V李工，帮忙看下这个问题好么，在580#   ~谢啦~

# }% w+ M) z7 @答复在593#

li_suny

yyc7090 发表于 2013-9-12 18:11
" l2 K& _8 I( S( e# t# s8 y3 Q% KPCB做好了，可是要改某个元件的封装。在中心库里改了之后，在原理图中更新库，重新打包，前向注释，但是到 ...

/ F3 R( c  |6 Z! T% E3 v前标的时候选择Delete模式试一下。

v520

我将pads pcb转为ee后，没有阻焊层和助焊层，有什么办法可以将这两个层加上

jang2lin

Error, Pin 'CONTROL' at <-280,1400> on Block 06_CODEC1 at <-280,900>:
; _' H# w* k- B        Pin width mismatch between parent and child. Parent pin
$ k7 u2 |& q) R) l7 E        has a width of 27, child external has a width of 1.
5 _3 R" `8 [5 K1 D9 GError, Pin 'CONN' at <-280,1200> on Block 06_CODEC1 at <-280,900>:
/ Z8 x: ^! X1 f% [, w6 H6 w* X5 L        Pin width mismatch between parent and child. Parent pin
* U! C' W! t  T) O  c& s5 }        has a width of 9, child external has a width of 14.
请问下，在使用Mentor的Design Capture出现这个error message 是什么问题导致的呢？

lalasa1987

li_suny 发表于 2013-9-13 13:50
# a4 n1 Z3 t0 v$ n3 d原理图中可能不行吧。
在Symbol Editor中，可在Pin栏点击右键，导出CSV文件。

这样的话不是只有管脚列表么，而且我如果是多个symbol组成的part的话还要导好几遍。。。。
这种样子就没有办法将一个完整的器件的网表导出来啦。

lalasa1987

li_suny 发表于 2013-9-13 13:50
原理图中可能不行吧。
在Symbol Editor中，可在Pin栏点击右键，导出CSV文件。

! ^9 Y; _7 j  w; h! Q6 }李工，补充下，需要的是原理图中导出的带网络名的管脚列表。。。

usm4glx

* H/ B( Q9 b( N  A李工
用DXDESIGNER 画原理图在进行CROSS reference这步时出现
scout: Error 188: Locked objects detected (close schematics).
' N1 d; |& F& o7 i3 R" O4 b查找其HELP文档好像还没有Error 188的解释，这是为什么啊

yth0

lalasa1987 发表于 2013-9-17 09:28
" ?% b) Q1 B  ^" j9 z% B1 z* |) j李工，补充下，需要的是原理图中导出的带网络名的管脚列表。。。

原理图有个ICT Viewer的工具，在他的Hierarchy页看看，貌似里面可以把器件的管脚列表拷贝出来。没怎么用过这个，不太熟悉，你可以试一下看看。

li_suny

v520 发表于 2013-9-14 16:21
我将pads pcb转为ee后，没有阻焊层和助焊层，有什么办法可以将这两个层加上

3 v& ~0 y* h4 r" x, }$ b那就需要手工在Padstacks里面添加，如果怕麻烦且要求不高，可以在出Gerber时，用焊盘层出。