找回密码
 注册
关于网站域名变更的通知
查看: 879|回复: 17
打印 上一主题 下一主题

buck电路SW脚过冲怎么解决?

[复制链接]

该用户从未签到

跳转到指定楼层
1#
 楼主| 发表于 2025-5-18 15:51 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
示波器测量SW脚时过冲与预冲都有,求怎么解决?看了些资料说SW脚加RC缓启动电路,这个RC值怎么取?- Y! A9 @/ v1 R( U8 ^" x4 D

9.png (29.99 KB, 下载次数: 7)

9.png

评分

参与人数 1威望 +5 收起 理由
超級狗 + 5 別在那邊抖了!

查看全部评分

该用户从未签到

推荐
发表于 2025-5-19 17:03 | 只看该作者
好奇你怎么判定过冲的?

评分

参与人数 1威望 +5 收起 理由
超級狗 + 5 您就教一下唄~

查看全部评分

该用户从未签到

推荐
发表于 2025-5-19 10:13 | 只看该作者
在SW脚与地之间并联RC电路(例如:10Ω + 1nF),通过阻尼振荡抑制尖峰。调整参数方法:示波器观察波形,逐步增大电容(100pF至10nF)和电阻(1Ω至100Ω),直至尖峰最小化。
( T; N9 G2 q2 W; Q: x, ^  R) s回复来自网络

点评

这是个馊主意。rc对效率影响太大了。 通过反馈回路调整sw波形才是正经。也就是所谓的type 2A/2B/3A/3B反馈环。高级点的芯片都有这个引脚,一般是在内部反馈运放引脚。 当然,楼主这个芯片没有这个功能。只能在FB引  详情 回复 发表于 2025-5-22 16:39

评分

参与人数 1威望 +5 收起 理由
超級狗 + 5 感谢分享!

查看全部评分

该用户从未签到

4#
发表于 2025-5-19 10:56 | 只看该作者
騾母ROHM)半導體 - Snubber Circuit for Buck Converter IC
; s! n2 q. @: d$ M0 N+ x5 D! Q/ }0 O- e6 I( G( s! {8 g% l. A

  k) z7 l( f; i. o3 P

RC Snubber Circuit.jpg (16.14 KB, 下载次数: 8)

RC Snubber Circuit.jpg

buck_snubber_app-e.pdf

495.85 KB, 下载次数: 9, 下载积分: 威望 -5

该用户从未签到

5#
发表于 2025-5-19 11:03 | 只看该作者
踢哀TI)- Design considerations for a resistive feedback divider in a DC/DC converter3 U1 W8 q7 a* w& x$ Y

, j& q4 v* d- i1 g
; W) u+ A# f8 O, Q

Feedforward Capacitor.jpg (27.22 KB, 下载次数: 9)

Feedforward Capacitor.jpg

slyt469.pdf

393.33 KB, 下载次数: 3, 下载积分: 威望 -5

  • TA的每日心情

    2025-7-22 15:01
  • 签到天数: 8 天

    [LV.3]偶尔看看II

    6#
    发表于 2025-5-20 14:34 | 只看该作者
    这个需要解决吗,先看SW处的上下冲满不满足芯片要求,满足要求就不用改,不满足要求再考虑加RC吸收电路,这个对DCDC的效率有很大影响,因为充放电都需要过R

    点评

    这话没毛病  详情 回复 发表于 2025-5-22 15:02

    评分

    参与人数 1威望 +5 收起 理由
    超級狗 + 5 好像也有道理!

    查看全部评分

    该用户从未签到

    8#
    发表于 2025-5-22 15:02 | 只看该作者
    Dc2024101522a 发表于 2025-5-20 14:34# T* A. }$ F% o. B. f
    这个需要解决吗,先看SW处的上下冲满不满足芯片要求,满足要求就不用改,不满足要求再考虑加RC吸收电路,这 ...

    9 R2 l4 X1 o" ~0 v6 B/ {  v& z9 _这话没毛病* h0 q8 _: R+ p, Y. o9 y

    评分

    参与人数 1威望 +5 收起 理由
    超級狗 + 5 也行!

    查看全部评分

    该用户从未签到

    9#
    发表于 2025-5-22 16:39 | 只看该作者
    Vegeta 发表于 2025-5-19 10:13
    3 J4 A+ b+ _' P! L* F8 z& V在SW脚与地之间并联RC电路(例如:10Ω + 1nF),通过阻尼振荡抑制尖峰。调整参数方法:示波器观察波形,逐 ...
    0 ]9 E! Z& L# j
    这是个馊主意。rc对效率影响太大了。
    * n2 d8 ^5 K# Z0 ^  J通过反馈回路调整sw波形才是正经。也就是所谓的type 2A/2B/3A/3B反馈环。高级点的芯片都有这个引脚,一般是在内部反馈运放引脚。
    3 @0 G7 b% O6 e$ H/ d0 J当然,楼主这个芯片没有这个功能。只能在FB引脚上想办法,但是效果不会很明显。
      n+ f& V2 I% u1 |( T" ~/ P

    slva352a.pdf

    1.62 MB, 下载次数: 6, 下载积分: 威望 -5

    点评

    调整FB电阻和电容效果不好,然后实在想解决,那么只有调整电路功率参数了,比如试试纹波系数(决定电感大小主要参数),输出电源文波(对应输出电容)。  详情 回复 发表于 2025-5-22 16:46

    该用户从未签到

    10#
    发表于 2025-5-22 16:46 | 只看该作者
    huo_xing 发表于 2025-5-22 16:39* d9 ~! g1 G4 t% h7 N3 I
    这是个馊主意。rc对效率影响太大了。5 H, m. l: F0 a; c' i& N
    通过反馈回路调整sw波形才是正经。也就是所谓的type 2A/2B/3A/3B反 ...

    % ^. F; z3 V/ H4 d/ z; x3 ]调整FB电阻和电容效果不好,然后实在想解决,那么只有调整电路功率参数了,比如试试纹波系数(决定电感大小主要参数),输出电压纹波(对应输出电容)。" f/ O  ^4 F+ Q3 T+ ^/ m

    点评

    调节后面的器件对SW处的上下冲有印象吗?没了解过这方面的知识,我印象中这是内部mos的寄生参数和PCBLayout不好导致的  发表于 2025-5-22 17:38
  • TA的每日心情
    郁闷
    2025-5-23 15:06
  • 签到天数: 1 天

    [LV.1]初来乍到

    11#
    发表于 2025-5-23 13:51 | 只看该作者
    还是要调整,器件的SW管脚电压有最大值和最小值,如果上下冲超过范围,长期使用寿命会降低

    评分

    参与人数 1威望 +5 收起 理由
    超級狗 + 5 學習了!

    查看全部评分

    该用户从未签到

    13#
    发表于 2025-6-11 15:23 | 只看该作者
    加RC吸峰电路

    评分

    参与人数 1威望 +5 收起 理由
    超級狗 + 5 也對!

    查看全部评分

    该用户从未签到

    14#
    发表于 2025-6-14 21:55 | 只看该作者
    进来学习学习

    评分

    参与人数 1威望 +5 收起 理由
    超級狗 + 5 代頒黨中央書卷獎!

    查看全部评分

    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-10-28 18:57 , Processed in 0.171875 second(s), 29 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表