我要问个大概很白痴的问题！

高斯过程

4层板没做过，然后在学习cadence，准备做起来。
4层 [布线 gnd vcc 布线]这样子。
有问题的地方：
) W; {: \( t/ xThermal relief  、Anti pad。
& k' {, U+ ]4 Z  Y( T0 P我的理解是中间层的。 比如过孔就要做，Thermal relief  就是合理连接的一种形式 ，而anti pad 就是阻焊。
7 w5 R4 c% R* f' O, C然后问题是 比如一个DIP引脚，与gnd接。那么中间Thermal relief （与gnd连）+anti pad（与vcc隔离）。
; \- L9 ~; c! C9 a/ L5 \% I: v那么DIP引脚是个普通的IO呢，中间穿过板时，是不是做 anti pad（与gnd隔离）+anti pad（与vcc隔离）？
# w  K0 j: K, A; S0 p- c# \+ T还有就是普通via，中间层怎么做呢？
, E* d) A, ]# a" C" @问题大概有些诡异，求稍微指点下,大榭！

常肖肖

普通信号脚与电源地的信号脚Thermal relief 和Anti pad都要做，引脚与铜皮的连接关系自然会决定是用隔离盘还是花焊盘

allkill

Thermal relief  、Anti pad是与负片相连接的。如果你表层用了负片也会用到这两个焊盘的。所以做焊盘时一般顶层、底层都要填这两个东西。尽管表层用负片的例子很少。

joshcky

楼上正解，所有层正片格式的话，这二项目是不起作用的。

edadesign

之前用过负片出过，后来一直是正片出图，还不易犯错。跟这两项没有任何关系。

高斯过程

常肖肖 发表于 2012-10-31 11:18
普通信号脚与电源地的信号脚Thermal relief 和Anti pad都要做，引脚与铜皮的连接关系自然会决定是用隔离盘还 ...

就是说
4 U8 f1 T7 x& Z3 |1 Q电源地的引脚，在穿过板子时（信号层 gnd vcc 信号层）（内层为负片），会自动选择 Thermal relief 和Anti pad。
然后如果是普通引脚，在做焊盘时，这两层也要做，在实际穿过板子时，会自动选择。比如都选Anti pad和Anti pad。
是不是呢？{:soso_e100:}

常肖肖

高斯过程 发表于 2012-10-31 14:56
就是说
电源地的引脚，在穿过板子时（信号层 gnd vcc 信号层）（内层为负片），会自动选择 Thermal reli ...

我理解是这样的

高斯过程

常肖肖 发表于 2012-10-31 16:33
# M: P  s8 V- R" j我理解是这样的

1 Z- n0 c* o2 G好的 ，非常谢谢你。