OrCAD 问题集锦--问题汇总

lcgoneone

orcad 如何吃P-CAD2000 的档案
$ B# u  \& b* s详细说明 请问如果要从P-CAD 转到ORCAD 的格式有办法吗
在OrCAD 的Import 指令中有PDIF 的规格您可以由P-CAD 转出PDIF 的格式再由OrCAD 读入
在P-CAD 中有一些元件是OrCAD 中无法支援所以在Import PDIF 档案时可能会因为元件无法支援而生错误造成档案无法读入所以在读取PDIF 档案时必须注意元件问题如BUS Bus Entry 与一些IC 元件...等等
  K* ^6 `! _0 g0 {* o7 Q---------------------------------------------------------------------
& h* V2 U0 r  t% a* C* W2 L如何在layout plus 设定零件的高度,另外要如何才能在电路板挖一个10mm x 5mm 的长方形的孔,烦请解答,谢谢
1 A# A$ j$ e* U1 x1 @# Y1 您可以选择Tool 下之Obstacle 的选项执行后选择Place outline 的Type 在其下方即一个Height 的选择项在此输入您所需要的高度再將之放置在电路图中即可
2 您可以在元件中摆置一个由Via 构成之长方形的Pad 再以此零件放置在电路图中即可
* i* g9 o5 k  O. Z2 C! K4 e3 @) ?----------------------------------------------------------------------
layout 可否转3D 出图
详细说明 我是个orcad 新手,正在努力学中,因为公司的品须要电路版的3D 出图所以有此疑问
针对您的问题我已做了测试在我们Layout 中可以输出IDF 的格式其內容可以由Pro/E 读取
" j% d1 s5 G7 g+ V1 E( V5 y----------------------------------------------------------------------
Orcad 为何没有支援pads PowerPCB 的ASCII file format
0 ^% ?  {: x# {/ @  i( N" ~详细说明 Pads PowerPCB 的netlist file format 早期只要使用pads2k 的format 即可,但是后来其表头更改为!PADS-POWERPCB-V3.0-MILS! DESIGN DATABASE ASCII FILE 2.0,变成我们每一次都必须用人工將*pads2000* 改为!PADS-POWERPCB-V3.0-MILS! DESIGN DATABASE ASCII FILE 2.0,造成我们layout 人员很不方便,想与你们確认是否Orcad 下次改版时,会加入Pads PowerPCB 专用的netlist format?
- {) W2 U2 T( K1 D对於您的问题,在原厂的下载区有符合POWERPCB 的格式,其档案为Padpwr1.zip 的压缩档,其输出的Netlist 表头为!PADS-POWERPCB-V2.0-MILS! DESIGN DATABASE ASCII FILE 1.0,您可以参考是否有误
# S8 f! P/ l  F" A  `----------------------------------------------------------------------
; r  q: H$ l2 h6 e/ x请问如何import verilog file to orcad
4 y! m* t5 s6 k. J" D由於OrCAD Capture 並没有Import Verilog 的格式,所以无法读取Verilog 的档案,必须由Verilog 输出OrCAD Capture 可以读取的格式再由OrCAD Capture 读取档案即可
----------------------------------------------------------------------
8 a& O" K9 f4 N8 u1 A" e標题 Pspice9.0 如何更改元件参数
详细说明 pspice9.0 的元件从library 叫出后..
选edit properties 找不到参数的设定
例如叫出某个型號的FET
2 l. |& k2 x5 k' g" Q& j想设定其IS , Cd ,Cs 等等..
/ ^- |9 b, g. Z; e# j, E% F请问如何找到其参数与修改?
4 P2 }. u2 S4 f/ K+ e  s0 A0 b若因为它是特定型號不能修改
2 a1 G6 A* y9 ^, U# k8 f3 ~' E" s则可以叫出一个电晶体的model 自设参数?
) N# U/ O! e( ~* H. q6 m4 W0 K在Orcad 9.0 中,更改一个电晶体的元件参数的Step 如下述:
Step1: 在Capture 里,叫出其符號.
4 p9 g: F4 n5 [* u/ v+ j* XStep2: 选欲更改的符號后, 选在Orcad Capture Windows 里的Edit/Pspice Model 选项.
( d( r. V6 _# E* x" `+ s( nStep3: Orcad Model Editor Windows 出后,您就可以更改元件参数.
1 c6 j' p2 c& T' e/ [0 p) r3 ^----------------------------------------------------------------------
请问orcad 4.的线路图如何给orcad 7.读
8 _0 B) l# p4 ~+ kCapture 如何开启 DOS 版本的 SDT V3 / V4 及 SDT 386+ 之图档
详细说明 OrCAD Capture 如何开启 DOS 版本的 SDT V3 / V4 及 SDT 386+ 之图档
下列两项条件必须具备
你必须有 DOS 版的线路图档(*.SCH)以及该图档所有使用到的零件库档案(*.lib)
, E5 ^3 [' L/ k6 T8 K9 u最好零件库档是单一的专属零件库
) b) A0 @) F- H0 ?(这可以使用DOS 所提供的Libarch.exe 档对该图档去製作出来)
如果不是单一的零件库档案也是可以的只是较为麻烦
) @/ b9 S6 D4 a& W: E/ q你最好在该部电脑安装有 DOS 版的OrCAD SDT之程式如果没有则您必须进行下列的境设定
( r6 m' }3 p2 n; y5 A/ |境设定
请在你的 Autoexec.bat 档內加入一行设定范例如下
% P1 `9 I  s! T& I----------------------------------------------------------------------
@ECHO OFF
' }( S  u+ N$ G: {4 \9 m! ]PROMPT $P$G
PATH C:WINDOWS;C:WINDOWSCOMMAND;C:;COS;C:ORCADWIN
SET ORCADPROJ=C:ORCAD 加入此行设定
SET TEMP=C:TEMP
% j$ l% X1 T$ ~& y% h2 iLH MOUSE
! M0 M  j$ E" HLH DOSKEY
8 F5 ]- P1 V' v( ?, i6 g*****************************************************************
: Z/ l. j7 E" U# `( E请从原来装有OrCAD SDT 程式的电脑寻找一个SDT.CFG 档
(该档案一般是放在ORCADTEMPLATES 目录下
4 X" m- P$ U) E" X3 w' q, g如果您找不到此档案亦可从OrCAD 的网站(www.orcad.com)上去取得该档案
5 i* K1 c3 T1 D然后使用文书编辑软体去开启该档案並將此档案修改如下
{OrCAD/SDT IV Configuration File }
PDRV = C:ORCAD
PSCH =
PLIB = C:ORCAD*.LIB 將 LIB 的路径设为ORCAD 之目录
  X1 G" n+ A2 H8 ODD = VGA640.DRV
* O; y1 j* [3 @! I" R  J# F4 S, oPRD =
# w$ r5 m5 p# TPLD =
2 D, g0 B& T: H* q4 iLIB = 'MYPROJ.LIB 输入您的零件库档名有几个就加入几行
0 A4 B" p# o6 h4 _LIB = DEVICE.LIB
5 r  g  q# r4 o" z& \! }7 oDMF =
DIM =
LMF =
假设你的图档与零件库档名分別为MYPROJ.SCH 与MYPROJ.LIB
+ R$ J# w: u& G; Q则请在C 磁碟建立一个ORCAD 目录並且把图档MYPROJ.SCH 与零件库档MYPROJ.LIB 复製到此目录下然后也將上述已修改好的SDT.CFG 檔複到此目錄下 將 ORCADWINCAPTURE 路徑下的 Capture.ini檔內容修改如下範例
************************************************************
Part Selector Configured Libraries]
' _1 c$ O7 I: F" l) F, r' @7 ]Number of Configured Libraries=2
$ O, c' `7 h2 G8 J# lLibrary0=C:ORCADWINCAPTURELIBRARYANALOG.OLB
: ]3 `. O3 N4 Z' D0 F- y, uLibrary1=C:ORCADWINCAPTURELIBRARYDEVICE.OLB
************************************************************
) n  e, C0 q% V% p& h- u" Q% i: R************************************************************
! B+ P2 T' V) L, Q* k" V# H7 f[Part Selector Configured Libraries]
Number of Configured Libraries=0
開啟進行檔案轉換
8 M, w" U& d+ m7 R避免程式在轉換時先去抓取原來Capture 所加入選用之零件庫
************************************************************
3 G. r$ [* {& U* z: R7 E進入OrCAD Capture 程式內然後在功能表選擇Open - Design
在Open Design 的對話框內切換檔案類型為SDT Schematic
(*.sch) 然後進入OrCAD 目錄去開啟MYPROJ.SCH 圖檔並將它轉存為DSN 檔(OrCAD Capture 檔案格式)即可
----------------------------------------------------------------------
" O) Y" {+ `, E標題 請問如何設計和建立自己的焊&
# ]' R- a! Q; G: e詳細說明 在PCB 零件中的焊如何設計並建立自己的焊庫.
在PCB 中的焊(Pad)是一?物件所以不管是單?的Pad 與元件的Pad 皆為同一設定
/ G8 T" @' F0 \5 o# p  R* j您在library 中選擇您要??之Pad 再按下Shift 與T 鍵即會切換至Pad 的設定?窗下您再依據您所需要的設?來作?更即可(元件也是相同做法)
+ a2 I! g, g  ~1 t! A# ^----------------------------------------------------------------------
標題 請問PSpicead 的問題?
詳細說明 我的問題為我每次模擬時,PSpicead 中的Display 都為"Fast",
是否可以設定那裡?可以每次模擬,PSpicead 中Display 為"immediate",這樣模擬比較快.....
在PSpiceAD window 中的Display item 裏,我們利用Immediate,fast,slow 選項來決定更新PSpiceAD window 資料的速度(Immediate 最快,fast 居中)
0 Y5 ~4 [8 t* K$ z0 W然而就模擬而言,顯示資料更新的頻繁,佔據程式更多的時間,而使模擬速度變慢.因此,單就模擬時間而言,我們建議您使用slow 選項若有更進一步之問題歡迎指教
----------------------------------------------------------------------
/ O+ _4 h1 R5 j7 N- F5 c+ C標題 OrCAD Capture 9.2 有關Capture Netlist 問題
詳細說明 問題1 Capture 新版的Netlist to allegro 功能
5 M9 }! X! s, Q" [有無更詳細的說明User Guide 寫的相簡陋
3 |" T+ q* V6 b5 D: S% c4 G, b, z問題2 某一零件的所有Pin 都接電源就出Error
這並不合理因為如CPU 一般都會分成ABCD 等部份
而某部份是所有PIN 都是接POWER 和 GND
這種Message 就不合理
' X8 |7 y% x9 w: f; T6 A1 m) N% F& D問題3 由Capture 生Netlist 且選開啟進入Allegro
' q# u$ K, _* K6 n: H$ N這之間處理所花的時間遠比之前用Third Party 方式
超過太多(太慢) 而新版Capture 又無提供舊方式的
; l  f, T4 c, p1 q) w) v, Q生方式害我只能將舊版的Allegro.dll Copy 到
Capture etsform 下才能用舊的方式生NetList
為什新版的問題那多而且又不Friendly... Why?
1 f, `& e! p. P9 H$ A; i----------------------------------------------------------------------
A1:請參考help 之netlist to allegro 其中如 assign properties in Capture for use in
Allegro 即會說明例如何將 VDD,VPP,VSS 綁成VCC 訊號之PROPERTIES => POWER_GROUP = VDD=VCC;VPP=VCC;VSS=VCC
A2:請務必用orcad 9.2.3(allegro 14.2).即可不須同一零件中in name 須不同 orcad 9.2.2 有此限制
A3:新轉法的特性是除了傳遞NETlist 之連線關係外更能傳遞對零件或訊號所定之PROPERTIES如FIXED,min_line width 等宣告.會轉出三個 .dat
. C/ m0 T: A" B0 f6 r; e如果只要NETlist 作LAYOUT.如您所做將舊版的Allegro.dll 覆製到Capture etsform 下用create NETLIST/OTHER/Allegro 轉出單一netlist. Allegro
----------------------------------------------------------------------
OrCAD Capture 9 23 Netlist to Allegro
詳細說明 關於之前提過的問題同一Part 有相同PinName 會生Error
如下所示(只是截取部份的錯誤訊息有近2 萬的Errors)
#7874 Error [ALG0050] Duplicate Pin Name "GND" found on Package VT8235A , U37A:
main, 16 SOUTH BRIDGE 1 (2.40, 1.60). Please renumber one of these.
#7875 Error [ALG0050] Duplicate Pin Name "GND" found on Package VT8235A , U37A:
main, 16 SOUTH BRIDGE 1 (2.40, 1.60). Please renumber one of these.
2 ~: B" g1 q; B; ~- T1 @#7876 Error [ALG0050] Duplicate Pin Name "GND" found on Package VT8235A , U37A:
; C  C' Q7 d- bmain, 16 SOUTH BRIDGE 1 (2.40, 1.60). Please renumber one of these.
#7877 Error [ALG0050] Duplicate Pin Name "GND" found on Package VT8235A , U37A:
3 v: K) P+ z: e* [main, 16 SOUTH BRIDGE 1 (2.40, 1.60). Please renumber one of these.
#7878 Error [ALG0050] Duplicate Pin Name "GND" found on Package VT8235A , U37A:
main, 16 SOUTH BRIDGE 1 (2.40, 1.60). Please renumber one of these.
8 b# n0 {! w  X( K! n$ ^: h% Y% G#7879 Error [ALG0050] Duplicate Pin Name "GND" found on Package VT8235A , U37A:
main, 16 SOUTH BRIDGE 1 (2.40, 1.60). Please renumber one of these.
2 _% Z8 h! i% U- `; L" @# {#7880 Error [ALG0050] Duplicate Pin Name "GND" found on Package VT8235A , U37A:
. ^2 r/ t9 o* |main, 16 SOUTH BRIDGE 1 (2.40, 1.60). Please renumber one of these.
#7881 Error [ALG0050] Duplicate Pin Name "VCC33" found on Package VT8235A , U37A
7 p$ z2 }  L( k+ q- ~8 }: main, 16 SOUTH BRIDGE 1 (2.40, 1.60). Please renumber one of these.
0 K9 o, h+ z0 ^* O8 P' h#7882 Error [ALG0050] Duplicate Pin Name "VCC33" found on Package VT8235A , U37A
: main, 16 SOUTH BRIDGE 1 (2.40, 1.60). Please renumber one of these.
#7883 Error [ALG0050] Duplicate Pin Name "VCC33" found on Package VT8235A , U37A
: main, 16 SOUTH BRIDGE 1 (2.40, 1.60). Please renumber one of these.
- }: x* X2 N& n#7884 Error [ALG0050] Duplicate Pin Name "VCC33" found on Package VT8235A , U37A
4 ^" v3 P; |5 J# Z. k4 j4 W( H$ g- F: main, 16 SOUTH BRIDGE 1 (2.40, 1.60). Please renumber one of these.
#7885 Error [ALG0050] Duplicate Pin Name "VCC33" found on Package VT8235A , U37A
: main, 16 SOUTH BRIDGE 1 (2.40, 1.60). Please renumber one of these.
2 G7 j7 `* n& ~8 H5 T#7886 Error [ALG0050] Duplicate Pin Name "VCC33" found on Package VT8235A , U37A
: main, 16 SOUTH BRIDGE 1 (2.40, 1.60). Please renumber one of these.
#7887 Error [ALG0050] Duplicate Pin Name "VCC33" found on Package VT8235A , U37A
: main, 16 SOUTH BRIDGE 1 (2.40, 1.60). Please renumber one of these.
#7888 Error [ALG0050] Duplicate Pin Name "VCC33" found on Package VT8235A , U37A
: main, 16 SOUTH BRIDGE 1 (2.40, 1.60). Please renumber one of these.
#7889 Error [ALG0050] Duplicate Pin Name "VCC33" found on Package VT8235A , U37A
) B7 R% D% _# s  X  n: main, 16 SOUTH BRIDGE 1 (2.40, 1.60). Please renumber one of these.
9 ?+ t' n9 y0 _! M5 m" V#7890 Error [ALG0050] Duplicate Pin Name "VCC33" found on Package VT8235A , U37A
3 P" C! m, m& @, P8 |) L: main, 16 SOUTH BRIDGE 1 (2.40, 1.60). Please renumber one of these.
7 i  S( R" t7 f' k1 I! g6 {) q#7891 Error [ALG0050] Duplicate Pin Name "VCC33" found on Package VT8235A , U37A
% N& m' @' i6 [% U: main, 16 SOUTH BRIDGE 1 (2.40, 1.60). Please renumber one of these.
( E3 @+ c6 O+ Q6 ?( x7 P6 ?這是用cadence 14.2 內的Capture 轉出的
2 b  L2 Z& V& |  }+ m+ P請問如何更正這些錯誤..... 太多了
而且這種錯誤訊息應該是可以改成Warnning 而不應該是用Error
& m4 ?+ P( B0 t3 }+ y: b進而造成Create Netlist 的中斷不是很合理
PS: 本人對於這種Create Netlist 的方式覺得很不錯只是過程中仍有一些無法理解的問題
+ [0 f% t( b$ r....
答
, B" Q$ n9 d$ O5 \4 J5 o5 J+ h有Duplicate Pin Name 表示您所建的Orcad Library Part 的Pin Name 一樣
$ f% {/ p9 q" ^5 G可能要改成不同Pin Name 才可以如加上0,1,2,3...的編號一般來說Pin name 若不同的話
在建Part 時就有Warning Message 但是有些使用者就忽略這些Message, 在舊版的Capture 因為是用Third Party 方式轉成Allegro Netlist 然是沒有問題但在新版的Netlist to Allegto 就會出Pin Name 重覆的問題......
----------------------------------------------------------------------
- x: f. B/ Y$ `' J  s& XOrCAD Capture 9 1
標題 .DSN 的版本
詳細說明 為何無法將9.1 的DSN 存為7.2 的DSN.之前都可以(用的是OrCAD Capture CLS9.1)
RE
3 e8 f* N' G: b在使用Capture9.1 的程式再開啟電路圖再執行"Save as"功能後在存檔類型中即有7.2格式的選項您可以選擇7.2 的格式存檔即可
6 k9 F1 x/ N; ?: X0 I; F感謝您的指教
----------------------------------------------------------------------
* b( ^; S+ D7 k( U7 r; uOrCAD Capture 9 02
) U+ h: s/ h4 I7 ~  ^& t1 U, x標題 有問題~~
) ~  |. ]& O- j詳細說明 layer name 中文說明 副檔名
( j" ?* Z0 s) w9 l& d: H5 BSilkscreen Top 頂層文字絹印層 .SST
Silkscreen Bottom 底層文字絹印層 .SSB
Top Layer 頂層零件面走線層 .TOP
: ]- C- M2 O. JBottom Layer 底層銲錫面走線層 .BOT
2 L8 W8 h7 R( ?, zInner Layer 1,etc. 中間銅箔走線層第一層第二層等 .IN1,IN2
4 U4 @: I' {/ DPower Layer. 內層電源層 .PWR
# {5 a8 k7 R, D0 R' qGround Layer. 內層接地層 .GND
Soldermask Top 頂層防銲層 .SMT
0 V1 _% A+ q$ d7 A  \1 `Soldermask Bottom 底層防銲層 .SMB
Solder Paste Top 頂層錫膏印刷鋼板層 .SPT
Solder Paste Bottom 底層錫膏印刷鋼板層 .SPB
3 o1 O' r! C) [+ G! g. C! |% z1 tDrill Drawing 鑽孔尺寸標記層 .DRD
, C6 Z: _. J# q% R- oAssembly Top 頂層資料圖 .AST
5 X- ]- Y0 L* t) w, UAssembly Bottom 底層資料圖 .ASB
Global Layer 禁入(置)層
請問上述的那些檔案用.max 檔轉換的步驟為何??
在ORCAD Layout 中,是否有副檔名為 .drd 的檔案
如果有,該如何叫出來??
) F* F  X4 f- [; q2 x# |謝謝!!
7 z" N2 n7 E3 \) A- r) I' ORE
轉出GerbeRFile 步驟如下
1.執行Options 下Post Process Settings 功能
0 [. d# L# G+ q5 `8 r4 B  V' Z) S2.再按滑鼠右鍵選擇Run Batch 選項即可
7 }" t& J3 F4 B) m0 D% `0 w  K3.與"*.max"同一個檔案夾中即會出所有的Gerber 檔案
有副檔名為DRD Drill Drawing 鑽孔尺寸標記層 .DRD 您轉出GerberFiles 即會有
謝謝您的指教
-------------------------------------------------------------------------------
OrCAD Pspice 9.02
標題 請問一下layout 輸出副檔名
詳細說明 請問一下...
零件面,銲錫面,鑽孔檔,成型檔
. B9 J: g% j9 B  W& Vlayout 輸出的副檔名各是什??
& z3 O3 L7 p/ E( ERE:
0 x( s2 g% T9 C* u您好:
您所需要的資料如下:
% c, _3 e3 u2 k0 X! r0 ~# W0 @layer name 中文說明 副檔名
; v+ Q& I3 T; g+ _# z4 p9 ]& bSilkscreen Top 頂層文字絹印層 .SST
Silkscreen Bottom 底層文字絹印層 .SSB
# w. d$ k! a, _# V2 m1 LTop Layer 頂層零件面走線層 .TOP
Bottom Layer 底層銲錫面走線層 .BOT
) X/ w  Q/ e4 k% i# h, PInner Layer 1,etc. 中間銅箔走線層第一層第二層等 .IN1,IN2
Power Layer. 內層電源層 .PWR
& a# A+ M  P5 H/ x" R: FGround Layer. 內層接地層 .GND
Soldermask Top 頂層防銲層 .SMT
0 D# M2 X/ X! \& s+ ~Soldermask Bottom 底層防銲層 .SMB
Solder Paste Top 頂層錫膏印刷鋼板層 .SPT
; t$ P& R: R$ KSolder Paste Bottom 底層錫膏印刷鋼板層 .SPB
2 |* f' w' ~7 O  M6 w( SDrill Drawing 鑽孔尺寸標記層 .DRD
1 b0 y- W, R' M6 DAssembly Top 頂層資料圖 .AST
Assembly Bottom 底層資料圖 .ASB
  l+ M! H& g: a3 `* C! I& w! eGlobal Layer 禁入(置)層
-------------------------------------------------------------------------------
OrCAD Capture CIS 9.0
標題 為什V:9.0 和V9.1 的Logic IC 操作方式不同
詳細說明 V9.0 的Logic IC 使用複合包裝零件(U?A,U?B..)在置放於電路圖時會自動增加Part numbering(ex:U1A 在置放後,置放下一個則編號增為U1B),但V9.1 確增加零件編號(ex:U1A 置放後,下一個編號增為U2A),請問是設定問題還是版本問題.如果要V9.1 使用V9.0 的方式可以嗎??
" j/ x- E2 q$ m) jRE:
關於您的問題,在這兩個版本並無不同
在複合式的零件裡,做重覆放置的動作,其Part Numbering 都會自動遞增(EX:U1A U2A......)
7 u, l' h% U  Q. r- c. v' p# ^因此您所發的問題,應該是不會發生才是.
如有進一步的問題,歡迎指教......
& |4 u' s9 l$ t1 ^-------------------------------------------------------------------------------
, n" q0 A; U$ ^# yDSN 的版本
. q8 ^6 x: g0 M+ @% V詳細說明 請問如何看的出來DSN 的版本?!
RE:
您好:
您可以UltraEdit 或一些可能看
3 U3 Y- ~9 A9 ^3 S% p3 K檔案ASCII 的文書編輯軟體,
& u$ T4 [' q; Q* R; T* ?8 K從ASCII 裡就會有敘述那個DSN
' [4 W, D! K+ `+ x) _. L3 h是那個版本所建立.
如有進一步的問題,歡迎指教......
hofc@ms68.hinet.net <hofc@ms68.hinet.net>
-------------------------------------------------------------------------------
9 I, {  J4 C( u! z: B1 q, sOrCAD Capture 9.0
請問電路圖是否可以轉換成PowerPCB 的檔案(.pcb 檔)
' W7 P- x( B9 }& }& ~" Q. T& _詳細說明 OrCAD Capture CIS 中的電路圖是否可以轉換成PowerPCB 的檔案(.pcb 檔)
RE:
如果您要由OrCAD Capture 的電路轉Netlist file 到Power PCB 請再執行Create Netlist 功能後選擇Other 選項的Pads2k.dll 再將*.NET 更改為*.ASC 即可由Power PCB 中載入Netlist
至於載入方式請詢問Power PCB 的代理廠商如此才會得到最正確的做法
+ U  w* z6 p& g& f) [- m-------------------------------------------------------------------------------
1 K) s/ {- K3 l+ c, WOrCAD Capture 9.0
標題 繪圖檔可否轉為pdf 檔
詳細說明 繪圖檔可否轉為pdf 檔,how to do
RE:
; l6 l& M/ G/ P$ ?  `您好:
. g% v7 R& W1 a# P關於您所提出的問題,這是Acrobat Write 才有的功能,
而此功能是要付費的.您可以到下面所列的網頁上,穫得到更詳細的說明:
http://www.adobe.com/products/acrobat/readstep.html
-------------------------------------------------------------------------------
( I$ m) c9 n" K' QOrCAD Capture CIS 9.0
自建零件修改後如何同步使用於電路圖
詳細說明 建完零件後,用於電路圖上,但如果要修改自建零件,修正完後,電路圖上卻無法自動更新成零件庫所修正的零件,請問要如何設定才能同步更新呢????或有其他的方式.
Thanks.
- }- l6 e" T4 SRE:
您好:
' H' D+ j  A# T2 {關於您的問題,您可以用Update Cache 的動作
3 _. j! R8 e& b1 `# n# C8 C將電路圖上的零件Update 成跟Library 一樣.
- x0 |. W% T  u; P/ H& V$ o9 u其做法如下:
1.到Project Manager 視窗,並將Design Cache 展開
2. 選該元件(會Highlight 起來)
3.將滑鼠移到上Mean Bar 找Design ->Update Cache 即可.
-------------------------------------------------------------------------------
OrCAD Layout 9.0
1 p7 }) S4 W& A% _; Y& ^9 w- |9 F標題 Gerber file merge
2 n( C6 [  `! V, g/ {6 D詳細說明 Sir,
! \- i# Z4 e: d8 _( ^* J) r6 b我想將不同的max file 放在同一個 gerber file 上 (2 種不同的pcb 放在同一個 panel, 我試過用 merge 這個命令, 但出來的結果是令一塊板所有的pad size 同 drill size 都變了,我是否做錯了??
" j6 B5 K' e5 UThanks !!!
Ming
RE:
一般併版的用途是用在於將相同的PCB 檔案作複製使用在PCB 已製作完成要輸出Gerber file 前所以您的做法用在這裡不太恰在我們的操作中Pad 的資料並沒有不同所以不知您出的錯誤為何
-------------------------------------------------------------------------------
版本 9.0
問題類別 OrCAD Layout
4 d) }/ a8 F8 u8 x: C7 m標題 How to convert format from *.max to *.pcb
+ \- K' d* F6 U) e7 `/ w0 k3 r0 p詳細說明 Sir,
有沒有方法可由 *.max file (orcad layout) 轉到 pcb file (powerPCB) ?
我試過由max 轉 gerber, 再由gerber 轉pcb, 但是pcb file 就不可再做更改,這只是表面.
..
謝謝!!!
ming
8 Q3 S, c5 {: \4 a1 jRE:
' D# \; t; C' [, Q您可以在進入Layout 後直接使用File 下的Export 指令在此指令中選擇您所要的格式
+ ^( F' U* a* R3 A' H您可以選擇power PCB 的前一個版本PADs 的格式再由power PCB 中匯入即可
由於power PCB 不屬於Cadence 的軟體在此無法為您解答所以在power PCB 中如何匯入與修改請詢問power PCB 的廠商
感謝您的詢問
$ U/ ?1 j+ B. a4 o' y0 o-------------------------------------------------------------------------------
  H1 v- Q1 f5 s版本 9.0
問題類別 OrCAD Layout
標題 請教各位前輩,如何設定盲孔和埋孔?
+ S  r1 O) b7 k5 T' ^4 @詳細說明 請教各位前輩:
盲孔和埋孔要在那個功能中設定?請指..
2 V* T( M3 \- S* T: X! Y感激不盡.
) s' @  \8 j' J/ ~6 z- Q3 \4 d' oRE:
" `) p; s# N7 ~& p  K8 G0 D您可以進入padstacks 中將不需要的層別關閉(Pad Width 與Pad Height 修改為0)即可
例如:六層版中的埋孔設定您可以進入Padstacks 中針對所需修改的Pad 關閉不使用的層別(如Top,Inner1,Inner4,Bottom)四層資料如此即成為只有Inner2 與Inner3 的埋孔了
5 Y# G+ O5 q3 z同理可以設定Inner2,Inner3,Inner4,Bottom 關閉如此即設定為半埋孔了
: S  g# Q+ m' h" g' c5 Q* {感謝您的指教
-------------------------------------------------------------------------------
版本 13.6
問題類別 Cadence Allegro Studio
* J. O! N6 `9 u5 e! b標題 為何無法將NET 檔載入
詳細說明 請問:
我在allegro 中的File->Import->Logic 輸入NET 檔卻無法載入
# p5 s+ P$ d1 A$ t1 Y. m4 \我該使用何種方法載入ORCAD 的檔案做Layout
RE:
; O- Z$ r8 J! V" m8 @0 W. B請確認在Orcad 中是用Create Netlist/others/Allegro 來生Netlist File
在Allegro 中是用File/import/logic/Third Party 模式來載入
否則Netlist 只是交待零件外型及連線關係至Layout tool 中,格式對了只差兩邊是否對應的問題
6 b3 a6 u$ T& }請依其錯誤訊息與您的支援廠商查核
-------------------------------------------------------------------------------
/ \1 d9 l! s/ \3 S- y# d: n版本 9.1
問題類別 OrCAD Capture
- G# F/ E' ~5 `# O/ T# b# T& X$ F# C標題 請教我如何在pspice9.1 下設kp 值??
詳細說明 上次我寫的不夠清楚~
這次我說清楚一我不會irf150 的kp 值~
題目要我用參數掃描的方式來分析nmosIRF150 的模型參數kp 值分別為20u 40u 60u 時的
輸入輸出轉換電壓圖
可是我在capture 中找不到可以設kp 值的地方~
2 ]+ k1 w5 `) `' [. R請教教我~ 謝謝~
+ a% A& u1 |; W' I2 rRE:
; V3 k/ Q8 F! l6 W" a* a5 [& _+ Q此Kp 值是在model 裡,所以在Capture 中您看不到
如果您想知道kp 在那裡,你可以跟著下面的步驟做:
# E2 p( u8 F! QStep 1:在Capture 選該元件(會有粉紅色的highlight)
8 O; D, R" v( r6 tStep 2:在令命令列找Edit->Spice model 就可以看到此個元件的model.
裡頭就有KP 的值(此為原來的設定)
% q0 h3 L/ q0 m! p至於您要如何做kp 值的設定及模擬,你可以跟著下面的步驟做:
Step 1:在模擬設定裡選擇DC Sweep 並做好設定.
Step 2:在同一視窗的左下有Option,請勾選Secondary Sweep,
會出跟DC Sweep 一像的設定面
Step 3:在Sweep Variable->Model parameter
/ l) B) b$ p. x5 \7 ]0 H$ J$ k2 gModel type ->選擇該零件的格式(Ex:NPN ..etc)
Model name ->電路圖上該零件的編號(Ex1 ..etc)
4 B. l1 J+ T/ {; k* wParameter name->設定該零件的參數名稱(Ex:Kp ..etc)
Step 4:在Sweep Type ->Value list 設定成20u 40u 60u 即可.
Step 5:做完模擬後, 選您想看的節,就可看到您要的結果.
-------------------------------------------------------------------------------
6 c' N# f  M9 {版本 9.0
& Z* a- m: H. B) {* D8 X( ^0 [問題類別 OrCAD Pspice
: R& T1 I3 \3 J標題 請問若VPWL 超過八組參數,該怎設定
, K8 c( W" m$ z8 R詳細說明 請問我如果需要輸入一個驅動IC 波形,則需要超過十二個以上的(T,V)設定,可是PSPICE 的VPWL 只提供八組,請問該如何使用呢?謝謝
RE:
您好:
" g8 m! K7 E) O. w4 q1 L您可以使用VPWL_ENH 這個零件代替
在 "FIRSTS_NPAIR" 做(T,V)的設定即可
( d. T" l0 Z% a9 ]Ex1m,1v)(2m,3v)....(T,V)
如果您想要所設的波形有週期性,請在
"Repart_value" 設定成-1 即可.
3 j# W. a6 y! P8 M( l* U-------------------------------------------------------------------------------
版本 14.1
問題類別 Cadence Allegro Studio
標題 power plane 走線, gerber 如何出負片
& \; B7 u, \7 a詳細說明 PSD14.1 是否允許在定義為負片層走線? 如何出gerber?
* m2 b0 Z# J# J& T; HRE:
power plane 走線只要將其層面設為conduct 成一加般走線層面先走線再鋪銅
: e+ q' b! G: f+ N/ U鋪上去的銅會依設定自動避開先前所走的線到時出一張正片即可
若是負片層要走線則要開一層只走內層線並將加粗後之效果製作在負片層上最後出底片時要出內層負片(plane)及正片(走線)兩個erber 再合
& I# R0 t% i0 ]# H  [& v要是負片層走線不多則利用切割作出其效果不用出兩張底片再合
* G7 x8 I+ N5 Y$ Q7 \9 u# {-------------------------------------------------------------------------------
版本 none
問題類別 OrCAD Layout
3 H+ E7 G  e4 V3 A0 c5 z) `0 R標題 Layout 上的問題
$ x2 s! I+ Q& i" w2 C8 a詳細說明 在單面板上如何做出水滴狀的佈線(使用 Dip 零件 )
RE:
) s# o+ M- F- J1 n. Y在Layout 中並無直接做出淚滴的功能您可以利用free track 在pad 左右各補一條走線,使之達到淚滴的功能
-------------------------------------------------------------------------------
版本 9.2
* m/ k8 I8 Q4 Q. ^/ h, C0 `問題類別 OrCAD Capture
# p8 h! j8 [! `! ~( j  r4 \6 x" Y標題 如何找到元件庫中沒有的SPICE MODEL
詳細說明 想要找到MMBV609LT1 這個元件的SPICE MODEL 請問要到哪裡找
& K- ?2 f( ~5 i) l. a  K. H# lRE:
0 S; s& A1 Q' ~關於您的問題,您可透過下列幾種方式去找尋元件的model.
可從網上去做搜尋(例如WWW.PSpice.Com)或從零件供應商取得
如果都沒有的話,最後您也可以用等效電路的方式來做模擬
-------------------------------------------------------------------------------
版本 orcad releace9
問題類別 OrCAD Capture
標題 無法進入orcad,救救我吧!
詳細說明 為什我安裝了orcad 9 之後,我進入orcad 的任何一個程式都顯示
! j3 i# a& o: i% w- l[2001]Unable to find a license file .
  T9 I# h; [' zcorrect the error and chick "Retry",or
chick"cancel"to about the program.
我隨便按了個鍵就跳開了,我有下載單機版的安裝步驟但都是亂碼,所以請指導一下,感激不盡!
RE:
軟體沒解密找一個解密程式將其解掉即可
-------------------------------------------------------------------------------=
版本 9.2
7 a6 G* N" v" T3 P: @. w問題類別 OrCAD Capture
# ~7 r) P& Z4 g7 g0 g標題 馬上知道某個零件 在layout 上外型
詳細說明 在Capture 的Schematic 圖中 如果要知道某個零件 在layout 上
外型(pack) 我該如何作
1 N2 n7 `: D9 s+ {: V% sRE
在Capture 中並無觀看Layout footprint 的功能如您要觀看Layout 的外觀只有Capture CIS的程式才有此功能而其外觀只有OrCAD Laout & Cadence Allegro 兩種Layout 軟體才可觀看其Layout 外觀圖
-------------------------------------------------------------------------------
版本 micro sim 8.0
' A3 ~7 Q9 @# B+ @問題類別 OrCAD Pspice
標題 有個相依電源的問題想請教
詳細說明 1.如果有一行pspice 的語法
EF1 SF1 MF1 POLY(2) TF1 0 TF2 0 0.0 -1.707 0.707
: X4 |& E5 L$ G, L+ k8 v6 y: k( EF1=-1.707VTF1+0.707VTF2)
5 U. p' M' o$ Q* q這是一個電壓控制電壓源的元件 他有四個端
我這四個端要如何去設定,要如何把他連接起來
( t0 T( F' h3 f+ V! n& z3 v2.如果我想找有關多條傳輸線耦合,去耦合變成單跟理想傳輸線的問題要找哪些書??
  c- |# Z; E1 z7 g# D" h& K3.如果我有關這方面的問題,在網上留言不清楚可以到貴公司去請教你們的工程師嗎
謝謝
RE
1.Pspice 裡面的E_poly 元件,僅有一個變數來做電壓控制,無法直接轉成您所描述的格式(兩個變數來做電壓控制),因此若要達到您的需求,則需要請 您參考相關的書籍並建立兩個變數控制的E_poly 元件.
(您可以到http://www.orcad.com/technical/library/analog/analog.asp 的網站,下載相關Pspice 的說明電子檔)
2.關於您說的"多條傳輸線耦合,去耦合變成單跟理想傳輸線"的問題,看不出是屬於那方面的問題.因此如果可以的話,煩請說明一下 您設計電路的方式.至於書籍方面,很遺憾沒有很的資訊可提供給您.
9 O0 r/ h6 v# a1 f-------------------------------------------------------------------------------
% I# a( Z6 v3 {0 k* R6 ^/ h版本 9.0
" v  E5 E% a2 J& ?0 u問題類別 OrCAD Capture
4 u3 ^9 f% ^4 ?; S9 f8 @! }標題 如何在G 元件中輸入變數
, u1 }1 k; _" ], P" B  h( O  `4 o' N詳細說明 一般在使用G 元件(電壓控制電流源)時GAIN 參數只能輸入常數但是我在需要讓G 元件的輸出電流為輸入電壓的倒數也就是GAIN 參數需輸入1/Vin 請問Capture 是否有提供此功能謝謝
RE
您可以使用"GVALUE"這個元件,在EXPR 這個參數只要設定成"1/(%IN+,%IN-)",就可以達成您的要求.
-------------------------------------------------------------------------------
& K  A3 r$ N0 ?3 {3 \0 b  V# y版本 9.1
3 J  ^4 z. |) |* p# @問題類別 OrCAD Layout
) _% R& L- E: G% P; X標題 如何將Capture 的檔案轉入Layout 的MAX 檔案
. g3 K: ~- x/ R; o  u/ E' m詳細說明 如何將Capture 的檔案轉入Layout 的MAX 檔案
1 B& Z+ j; H' R( w& Z例如在Capture 的電路圖做好後要用Layout 來佈線
4 K: S# l& {, tRE
您好:
您必須先在Capture 中設定Layout 所需的Footprint 您Footprint 輸入完成後即可輸出Net list File
再直接進入Layout 程式中選取File 中的NEW 指令﹔使用DEFAULT.TCH 技術檔再指定您所輸出的Netlist file 即可
. x: Q* j* r6 J, Q1 c/ R-------------------------------------------------------------------------------
版本 9.00b
) k  u5 o& x* D3 G# l) O問題類別 OrCAD Layout
4 }+ @2 W9 O8 _* N標題 單層板佈線
詳細說明 * 使用 layout plus 作單層BOTTOM 佈線,TOP 層設為Jumper Layer Jumper Attributes 內 Jumper 1 length=100, Jumper 2 length=200,Jumper 3 length =300 後. 用Smartrute autoroute board 自動佈線完成後發仍有幾條鼠線 未完成佈置.為什沒自動放置Jumper1 or 2.....??
單層板佈線應如何設Jumper?? 謝謝回答!!
RE
6 p4 G. g0 C4 o; L您所敘述的Jumper 是Layout 的功能而非Smartroute 的功能所以在Smartroute 中是無法達到您所設定的功能
您可以在Layout 中執行Autoroute 則可以出jumper
3 L& I7 @- t( b8 P-------------------------------------------------------------------------------
' d5 D7 r  B9 h; {: ?) M版本 9.00b
# G, \- ?0 T: E. i0 I1 l% x問題類別 OrCAD Layout
標題 接地/layer
3 L) {9 D- t5 |5 W5 i; D! c- t2 j詳細說明 你好:
/ s7 k3 X& i  a) O  n$ V( I* 設計腳針式雙面板,壹鋪銅區欲接地obstacle type-copper area, Net attachment-GND POWER, component reference designator-U1(ex.8051), pin name-20.發U1 與鋪銅區成一體.
但autoroute board 完成後卻無連結????
+ \2 V$ x' N: H* 借library manager 之零件皆有POWER/GND 層(灰色).設計腳針式雙面板設TOP/BOT 設routing 餘設為unused
但在post process 中仍有*.PWR/*.GND 層,是否正確??
* 由*.mnl 轉來圖可否先手工怖線重要線路,其餘由smrtroute autoroute board 來完成?試好幾次皆無效!
0 z3 p+ y$ v% aRE
您可以先執行Auto 中Refresh All 的指令此指令可以將所有物件重新整理如此即可將銅鉑重新整理
6 f# ^7 P. F( H. ?7 R( E+ B0 \輸出的板層取決於Post process 中是否有此資料如您不想輸出*.GND 與*.POWER 兩層請您將Post process 的*.POWER 與*.GND 刪除則輸出的Gerber 中即不會輸出此資料如您刪除後想再加入*.POWER 或*.GND 則在Post process 新增回來即可
可以先在Layout 中繪製重要線路再於smartrote 中選擇options 下之Net properties 將您佈好的走線使用unrote 則在Auto route 後此線段即可保留
, Z0 G% i/ K+ f; a) R6 Z-------------------------------------------------------------------------------
# t9 H# z. {( t' N4 o* f2 p+ g" Y版本 9.0
5 f8 [$ ?0 _  B+ l( T5 p; J問題類別 OrCAD Layout
5 o3 N) f/ j9 k9 V3 d- I* Q$ U% ?標題 如何將lay 好的線路做成連板
7 v4 q: G1 E% Y詳細說明 如何將lay 好的線路做成連板
" Z, @) f9 p) u( _" E" DRE
0 F. p, O" I6 ^6 m8 N一般製作連板大多是在CAM 的軟體中處理的如您在Layout9.0 中可能無法達成連板的動作
-------------------------------------------------------------------------------
  b! g  \1 N6 B2 p; {/ m版本 9.00b
* A1 c3 _4 n$ h; |' z7 {1 F" g問題類別 OrCAD Layout
- W7 \% t( O* `標題 pad & via
2 u2 x" @& R8 W詳細說明 你好:
* 如何設pad 直徑和solder mask expansion 的直徑,就是pad 和防銲漆之間的空隙,要使零針腳吃銲錫的地方.在library manager 中找好久指令皆無法完成!(vias 同樣問題!)
7 G) l* A# P3 Q* k5 W* pbc 板的螺絲固定孔如何設定?如4.5mm 直徑圓周要吃銲錫空隙!
7 W7 {. [: ~. q0 U: S試了很多指令皆不得其門而入,幫幫忙!
  q8 R9 ]9 d* x- b9 ]* 在top layer 設一四方形鋪銅區,如何設為不噴防銲區.亦是要接地和可銲區?
* 板層設雙面板,top/bottom 層為routing 其餘皆設為unused.
用run post processor 轉gerber 檔後,為何出*.GND/*.PWR layer? 這是否正常?
以上問題是否幫幫忙! Mnay Thanks!
2 x0 y5 a$ A$ y, G8 j2 r: uRE
您好:
針對您的問題我一項一項回您
1.您選擇View 下Database spreadsheets 中的Padstacks 功能執行後找到相對應的Pad 資料
在其中更改各層別中的Width 與Height 即可改變其直徑
! f5 }- t. |, e0 |& V6 F0 H/ \1 p. v2.您可以製作一個螺絲固定孔的Pad 資料將各Route layer 的Width 與Height 資料設定比Drldwg 與Drill 層別小即可
3.您在放置銅箔後再複製一筆資料將其層別設定為SMT(頂層防焊層)SMB(底層防焊層)即可
將此銅箔區域上綠漆(不可鍍錫) 反之如無相同資料在SMT 與SMB 如此這個銅箔區域即可上錫
; Y# G1 i1 R+ `. j' i: K4.*.GND 與*.POWER 為層別中之內層電源層如您無此需求則將GND 與POWER 層別設定為Unused Routing 即可將GND 與POWER 關閉如您的設計有內層電源層則必須開啟
" V& }( I- X8 |# f3 f-------------------------------------------------------------------------------
% k+ y- `$ A2 s- l5 v8 |# ~5 N2 i+ C版本 9.1
% G- C! j# \# |& a( Z: J問題類別 OrCAD Capture
標題 IGBT model 如何Include 至零件中
詳細說明 您好:
* _5 T8 Y5 m( V' B3 _' }8 J2 x6 A使用pspice 來模擬電路,元件中有IGBT 但是沒有Model,我至元件供應商下載pspice 的model,但是我應如何加至library.
另外有些元件無法加入pspice 的model,出undefine 的Error,在simulation 的時後,請問該如何解決.
RE
1.下載的這個model,若要加到Pspice 去做模擬,有三個步驟: .
(1).建立一個新的元件(For Pspice).
(2).並在Symbol 的屬性裡,加上PSpiceTemplate 的描述格式(For Pspice netlist).
9 v1 w2 `& L# R- j6 e. e(3).將下載的model 加入到模擬的設定(For Pspice's model link).
6 u1 Q3 r( j- [! \' ]8 Y* T2.這個訊息表示,您 叫取的元件並不是 For Pspice (因為沒有model),純粹只是Symbol 而已
-------------------------------------------------------------------------------
版本 9.0
問題類別 OrCAD Capture
: C' Y4 Q5 g5 v6 t, n: y5 j# Q標題 有個關於傳輸線問題想問大家
. W: H2 R- o1 F/ K- Q/ F詳細說明 我想用元件 T2couple 來模擬兩根輸線,請問T2 couple 跟T2couple X 有什不同,
. N) J% e4 T: @% x2 L9 O為什我用T2 couple 來模擬兩根傳輸線耦合的波型模擬出來的都是錯的,我的L11=L22=341nH L21=L12=58nH,C11=C22=76.6pF,c21=C12=-14.6pF 電壓是VPWL
傳輸線長度123m
那參數設定值是不是L=341nH Lm=58nH C=76.6pF Cm=-14.6pF LEN=123m
如果我設的不錯 那請問我還有哪些地方有可能錯ㄋ???
我的VpwL 在spice 語法是 VPWL(0 0 0.5us 0 0.75us 2.4 4us 2.4 4.25us 0)
我在orcad 裏設定的是t1=0 v1=0 t2=0.5u v2=0 t3=0.75u v3=2.4 t4=4u v4=2.4 t5=4.25u v5=0)
請問我有哪些地方設錯嗎
RE
$ P3 }9 a2 X# a! c$ ]關於您的問題,分兩部份來說明:
$ k5 E$ \" |, f8 ^  l" K& C1.編輯新的TitleBlock -> 開啟Capsym.olb 並開啟TitleBlock 的library,即可
! Q1 X% y& e3 Z- o2 L8 N編輯裡頭的TitleBlock(PS:請另存新的檔名).
2.開啟一張電路圖,在Menu Bar 的Option ->Design Template ->TitleBlock
可做Orgnization Name,Document Number,Revision 等的設定.
7 ^2 E" F7 h9 e* `(ps:裡頭的Symbol -->Library Name:若存在Capsym.olb,此路徑不用給;若存在不同的路徑,請給完整的路徑(Ex: "c:lirary.olb")
4 \) _5 n  {/ }' s4 y% \" f0 U& vTitle Block Name:打上要叫取TitleBlock 的名稱.
/ _4 Y0 ^" o( [3 _: f3.加入TitleBlocek 到圖檔裡,有兩個方式:
, D0 C+ m5 Y; e* w# v% G) B(1).在電路圖裡在Manu Bar 的找Place -->找TitleBlock 加入即可.
7 [1 v- D6 r2 O& \, k+ v2 ](2).或是在步驟2 設定好TitleBlock 的路徑和名稱,在新增一個新圖時,即可直接套用.
% |9 U' X6 z2 Y& d+ ]-------------------------------------------------------------------------------
版本 9.0
  ^" H$ H7 u' D& P0 E% Z- {問題類別 OrCAD Layout
# |: n$ R" }. l標題 救救我
詳細說明 如何在LAYOUT 中改銲的大小~~`不是孔徑的大小~~~
謝謝~~~可以快一回我嗎~~~
5 u" j1 H' ?- b2 e1 j, k我很需要~~~~
( l' ^4 h; T- h0 s& I/ XRE
您好:
4 n* p& S* _5 |7 {請您在Database Spreadsheets 選項中執行Padstack 指令在其表單中選擇所需更改的Pad 資料更改成你所需的大小即可
# g  s- i. \! |. Y, y' j-------------------------------------------------------------------------------
3 U6 `3 Q- o8 t- N0 s  G版本 8.0
) h5 \9 @7 z' j# _7 ^/ w1 F% g問題類別 OrCAD Pspice
: k3 M( n7 \" I% w標題 請問如何把pspice 的電路圖貼在word
詳細說明 如標題請問要如何把pspice 的電路圖貼在word
2 b6 q$ }. }: s8 b8 q& g: z& rRE
關於您的問題可直接在PSpice 的電路圖上圈選(用滑鼠按住左鍵並拖拉您的滑鼠)您想要的部分並使用PSpice 的Copy 命令再將Word 打開直接使用Word 的Paste 的指令即可達到您要的功能
9 S3 N* M/ l% A- y& I8 F! X( W-------------------------------------------------------------------------------
: O; A# G2 Z# Q( x版本 9.0
" Z; C5 T9 O  A6 `問題類別 OrCAD Capture CIS
2 f  d: _1 _" X6 C標題 請問如何編製專屬電路的零件庫?
詳細說明 您好:
因每個零件都有其專屬的零件庫檔案,以至於佔用不少容量,但是如orcad4.0 有編制其專屬零件庫的功能(即是把各個零件庫中有用到的零件另外存成一個零件庫)
不知orcad9.0 是否有?
非常感謝您的協助
RE
在Orcad Capture(包含Capture CIS)裏都可以做到 您想要的功能在Windows 版本裏的Project manager 視窗(類似像檔案總管的架構去裏)裏有Design Cache 這個資料夾(此資料夾即是在存放有"叫取過的零件" 會在此做個列表)
* `& ?8 b7 W" q' ~* a您可以打開這個電路圖在 Menu bar 裏的File-->New--> Library ( 此時會在Project manager 的Library 資料夾出一個新增的Library ) 此時再將Design Cache 下所列的零件選取 ( 可按鍵盤上的Shift 及滑鼠選頭及尾即可全選 ) 並按下Copy 的小圖示 ( 在工具列的下方可找到 ) 再將滑鼠到到剛剛新增的Library 上 ( 會出藍底白字表已選取 )最後再按下Paste 的小圖示即可存成另一個零件庫若要改名則可此Library 並按右鍵會彈出一個小視窗選擇Save as 即可
, _1 O8 `' i& a-------------------------------------------------------------------------------
& k& o4 Y6 d2 z1 t  G版本 9.1
# v3 @. n1 F$ V; f& r問題類別 OrCAD Layout
標題 drill 的格式設定問題
詳細說明 你好,我將.mnl 的檔案轉換成layout 之後為什drill chat 的鑽孔
size 為何都變成全都只剩一格一樣的大小,Footprint 是自己做的有問題,可是明明Drill 有大有小的啊,似乎都無法從Drill chat 中修改導孔尺寸的大小,而且導孔的尺寸太大了要從哪裡修改呢?
麻煩告知 謝謝
RE
如果您需要更改Via 的孔徑大小則須將Padstacks 的功能開啟再增加一個Via 的資料然後再執行tools 下的Via 指令選擇您所需要更改的Via 再按滑鼠右鍵選擇properties 在資料中即有Padstack name 可切換Via 孔徑大小
-------------------------------------------------------------------------------
3 G1 }. \, F2 X7 `- ^3 K" J版本 7.2
問題類別 OrCAD Capture
, H" C: [" q% \2 K1 k. a- K6 O; G標題 DSN 轉成 OLB
  l8 B) \8 h/ [- f0 D. `  b6 @9 {詳細說明 請問可否將線路圖使用到的零件轉成..OLB 的檔案格式
: ?( R% i0 ^9 \9 r; t2 R$ ?: HRE
要將電路圖上(DSN)所使用到的零件轉成(.OLB)的檔格式,其步驟如下:
; W$ L9 O1 o0 g' u8 xStep 1:先到Project Manager 視窗下,在最上面的 Menu bar 找尋file會有一個下拉式的選單--> new--> Library.此時在Project Manager 的Library 會新增一個Library1.
9 ~' L' s! t1 w6 \! H5 j1 X6 NStep 2:在將Project Manager 視窗下的 Design cache 的所有零件(左手按住鍵盤上的 "shift" 鍵+右手則用滑鼠選第一個零件及最後一個),並在上面的快捷鍵,選擇Copy 小圖示, Copy 下來.
Step 3:此時用滑鼠到剛剛新增的Library1,再執行 Paste 的指令(一樣的快捷小圖示可找到)即可.
Step 4:最後一步"存檔"(別忘了)
一樣選擇Library1,並按滑鼠右鍵--> Save 或 Save as 的指令.
-------------------------------------------------------------------------------
版本 9.1
2 p* j, i  h+ ^( Q/ r) O$ F問題類別 OrCAD Capture CIS
5 V+ P4 D. X, E  I3 r8 G/ S標題 ODBC 的問題
詳細說明 我想要使用odbc 的設定與我的資料庫作連結
請問
在 orcad 中如何設定odbc 及其咦鞣绞