发个DDR3布线

feiyue08 · 发表于 2012-11-9 08:56

wangjing 发表于 2012-11-7 13:27
" p$ z6 X4 T% z# x# c. @" c数据线和时钟线做等长，每片地址线等长。数据线和地址线不要求

数据线跟时钟线等长没搞错吧

minidust · 发表于 2012-11-9 09:09

研究研究，xinlai.nudt@gmail.com，谢谢楼主！

dgwq · 发表于 2012-11-9 10:28

wangjing · 发表于 2012-11-9 10:59

wplian2188 发表于 2012-11-8 18:12
. p9 z4 J; c& y, O8 h: g& N7 U: j) G谢谢楼主的无私分享，我现在正在学习DDR3，要是能够得到楼主的brd原文件的更好！我的邮箱是：谢谢！

已上传ddr3部分的brd文件

DIA3BLO · 发表于 2012-11-9 13:30

chenyuyu 发表于 2012-11-8 16:06
4 Z# k# T; O5 a% Rddr3?

LGA1366！X58主板！

wangjing · 发表于 2012-11-9 14:07

DIA3BLO 发表于 2012-11-9 13:30 ! K" u9 C+ A. K5 p. x: w) u& p# Y
LGA1366！X58主板！

是TI8168

vincent_xiao · 发表于 2012-11-9 14:13

本帖最后由 vincent_xiao 于 2012-11-9 14:14 编辑

6层同样布局类型的DDR3,上传来给大家看看.接受评议~~~{:soso__8961432591078930798_3:}

wangjing · 发表于 2012-11-9 14:21

vincent_xiao 发表于 2012-11-9 14:13
0 {% A0 \* b, [/ L0 X6层同样布局类型的DDR3,上传来给大家看看.接受评议~~~

T型？

lyb0121 · 发表于 2012-11-9 14:25

vincent_xiao · 发表于 2012-11-9 14:33

wangjing 发表于 2012-11-9 14:21 6 [# m: k' S2 n E8 Y$ j9 X9 \
T型？

4片SDRAM，每二片时钟各自独立，ADD是4片互连，所以采用T型方式走线方式比较好做等长,有没更好的建议.....

wangjing · 发表于 2012-11-9 14:54

vincent_xiao 发表于 2012-11-9 14:33 1 P5 D5 [% [! U! a
4片SDRAM，每二片时钟各自独立，ADD是4片互连，所以采用T型方式走线方式比较好做等长,有没更好的建议.... ...

那并联终端电阻是两边都放了？

vincent_xiao · 发表于 2012-11-9 15:00

wangjing 发表于 2012-11-9 14:54
/ w1 S; Y1 c" Y那并联终端电阻是两边都放了？

没有用到并联终端电阻。好像DDR3大多都是不加并联终端电阻的吧，DDR2就要求一定要的。

dsws · 发表于 2012-11-9 16:18

vincent_xiao 发表于 2012-11-9 15:00
+ J# T3 @1 [0 \3 H5 Y3 v8 s: z6 l没有用到并联终端电阻。好像DDR3大多都是不加并联终端电阻的吧，DDR2就要求一定要的。

不加并联的很常见！

ggbingjie · 发表于 2012-11-9 16:28

dsws 发表于 2012-11-6 21:52 $ ^9 z9 l4 B$ e9 D9 a( N
还不至于到0201的电容吧！

你的这种布局也不错，走线菊花链也不错，谢谢分享

DIA3BLO · 发表于 2012-11-9 17:21

wangjing 发表于 2012-11-9 14:07 1 Z" A. v5 {' X1 ^+ y. C$ j
是TI8168

我说的是72L的那张图

帐号		自动登录	找回密码
密码			注册

推荐内容 /1