发个DDR3布线

feiyue08 · 发表于 2012-11-9 08:56

wangjing 发表于 2012-11-7 13:27
- f+ X, c7 ~0 ]+ g$ ^数据线和时钟线做等长，每片地址线等长。数据线和地址线不要求

数据线跟时钟线等长没搞错吧

minidust · 发表于 2012-11-9 09:09

研究研究，xinlai.nudt@gmail.com，谢谢楼主！

dgwq · 发表于 2012-11-9 10:28

wangjing · 发表于 2012-11-9 10:59

wplian2188 发表于 2012-11-8 18:12
9 h+ d/ w, `0 f! w; O谢谢楼主的无私分享，我现在正在学习DDR3，要是能够得到楼主的brd原文件的更好！我的邮箱是：谢谢！

已上传ddr3部分的brd文件

DIA3BLO · 发表于 2012-11-9 13:30

chenyuyu 发表于 2012-11-8 16:06
9 G3 W& @! _- m4 {ddr3?

LGA1366！X58主板！

wangjing · 发表于 2012-11-9 14:07

DIA3BLO 发表于 2012-11-9 13:30 # d A) X2 g1 Q/ h' X& q
LGA1366！X58主板！

是TI8168

vincent_xiao · 发表于 2012-11-9 14:13

本帖最后由 vincent_xiao 于 2012-11-9 14:14 编辑

6层同样布局类型的DDR3,上传来给大家看看.接受评议~~~{:soso__8961432591078930798_3:}

wangjing · 发表于 2012-11-9 14:21

vincent_xiao 发表于 2012-11-9 14:13
s! _$ z1 @! Q, W6层同样布局类型的DDR3,上传来给大家看看.接受评议~~~

T型？

lyb0121 · 发表于 2012-11-9 14:25

vincent_xiao · 发表于 2012-11-9 14:33

wangjing 发表于 2012-11-9 14:21 N5 L+ f6 d& D5 n" K# z' z
T型？

4片SDRAM，每二片时钟各自独立，ADD是4片互连，所以采用T型方式走线方式比较好做等长,有没更好的建议.....

wangjing · 发表于 2012-11-9 14:54

vincent_xiao 发表于 2012-11-9 14:33 # n0 G! o! o2 m) c
4片SDRAM，每二片时钟各自独立，ADD是4片互连，所以采用T型方式走线方式比较好做等长,有没更好的建议.... ...

那并联终端电阻是两边都放了？

vincent_xiao · 发表于 2012-11-9 15:00

wangjing 发表于 2012-11-9 14:54
% R3 H" g8 W( o7 g那并联终端电阻是两边都放了？

没有用到并联终端电阻。好像DDR3大多都是不加并联终端电阻的吧，DDR2就要求一定要的。

dsws · 发表于 2012-11-9 16:18

vincent_xiao 发表于 2012-11-9 15:00 - }( n8 M! w' ~) Q
没有用到并联终端电阻。好像DDR3大多都是不加并联终端电阻的吧，DDR2就要求一定要的。

不加并联的很常见！

ggbingjie · 发表于 2012-11-9 16:28

dsws 发表于 2012-11-6 21:52
/ R) z5 V( x& v还不至于到0201的电容吧！

你的这种布局也不错，走线菊花链也不错，谢谢分享

DIA3BLO · 发表于 2012-11-9 17:21

wangjing 发表于 2012-11-9 14:07
% m I. ~, I5 L- e( O! \$ m* q; ~是TI8168

我说的是72L的那张图

帐号		自动登录	找回密码
密码			注册

推荐内容 /1