找回密码
 注册
关于网站域名变更的通知
楼主: wangjing
打印 上一主题 下一主题

发个DDR3布线

     关闭 [复制链接]

该用户从未签到

121#
发表于 2012-11-21 16:31 | 只看该作者
感谢您的分享!

该用户从未签到

122#
发表于 2012-11-27 05:18 | 只看该作者
向高手看齐!!!

该用户从未签到

123#
发表于 2012-11-27 10:26 | 只看该作者
厉害!
  • TA的每日心情
    无聊
    2022-11-21 15:45
  • 签到天数: 1 天

    [LV.1]初来乍到

    124#
    发表于 2012-11-27 17:50 | 只看该作者
    看起来很给力啊

    该用户从未签到

    125#
    发表于 2012-11-27 23:55 | 只看该作者
    wangjing 发表于 2012-11-7 13:27
    $ X& ]% y! G3 X- _5 U- Z数据线和时钟线做等长,每片地址线等长。数据线和地址线不要求

    ; J/ r2 g3 I" w1 W( l) T. M8 V6 W时钟应该是和地址来等长的,而不是和数据

    该用户从未签到

    126#
    发表于 2012-11-28 00:13 来自手机 | 只看该作者
    关于你这个ddr的地址等长,我一般情况是,设第一组地址等长,然后把正负片的t点等长,然后将桥和t点孔到ddr管脚做成等长,分别复制到其他的地方,我一般控制在5mil,这样总的加起来误差也没多少!希望对你有用!

    该用户从未签到

    127#
    发表于 2012-11-28 00:18 来自手机 | 只看该作者
    另外问个问题,ddr的匹配电阻到cpu时,每一组的layout是否方式一样,比如,打孔换层,哪层线连接,因为这会通过过孔的stub影响长度,就算你控制再严格也会有不确定因素的,另外还要考虑打孔的寄生电感个电容的效果,不知道你有没有考虑过这个问题!
    头像被屏蔽

    该用户从未签到

    128#
    发表于 2012-11-28 07:59 | 只看该作者
    提示: 作者被禁止或删除 内容自动屏蔽

    该用户从未签到

    129#
    发表于 2012-11-28 09:36 | 只看该作者
    不知道能不能给我也发一份brd呢?我很想学习下DDR方面的东西,以前没有接触过, 1348165057@qq.com,先承诺只为学习,不转发不外传

    该用户从未签到

    130#
    发表于 2012-11-30 15:53 | 只看该作者
    弱弱的问一下,同一根地址线可以穿层走线么?比如从顶层穿到第三层,假如第二层是VDD层的话

    该用户从未签到

    131#
    发表于 2012-11-30 16:32 | 只看该作者
    brd文件可以下载 我有的

    该用户从未签到

    132#
    发表于 2012-11-30 17:29 | 只看该作者
    哦,DM8168,TI的平台,楼主这次把DDR重新走,有一定的挑战,赞一个。楼主,你的板子实测情况怎么样呢?

    该用户从未签到

    133#
    发表于 2012-12-1 19:46 | 只看该作者
    板子漂亮啊。花了好久搞完?是一个人lay的?

    该用户从未签到

    134#
    发表于 2012-12-1 21:17 | 只看该作者
    {:soso_e179:}

    该用户从未签到

    135#
    发表于 2012-12-2 10:08 | 只看该作者
    lz这是在分享呀,把知识分享,顶lz。
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-6-10 10:21 , Processed in 0.062500 second(s), 19 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表