找回密码
 注册
关于网站域名变更的通知
查看: 1782|回复: 6
打印 上一主题 下一主题

ddr3不同数据组之间线长问题

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2012-11-15 09:26 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
请问下例如4个DDR走线,4组不同数据线组之间的 长度差控制在多少 ?谢谢

该用户从未签到

2#
发表于 2012-11-15 09:30 | 只看该作者
数据线等长控制在25mil

该用户从未签到

3#
发表于 2012-11-15 09:42 | 只看该作者

9 R6 C& |, l) P% O8 N" Y四组数据线之间没有特定的长度控制要求!

该用户从未签到

4#
 楼主| 发表于 2012-11-15 09:47 | 只看该作者
香雪海 发表于 2012-11-15 09:30 0 q9 L. p+ ?3 O+ K0 z' {8 G
数据线等长控制在25mil
$ J, ?0 G' B- l0 G" Z: e4 S
4个DDR数据组  之间,不是数据组内啊

该用户从未签到

5#
 楼主| 发表于 2012-11-15 10:14 | 只看该作者
谢谢大家

该用户从未签到

6#
发表于 2012-11-15 12:41 | 只看该作者
看主芯片来定,比如说有些主芯片,数据组内都不需要等长,主芯片会bit by bit补偿。

该用户从未签到

7#
发表于 2012-11-15 12:45 | 只看该作者
DDR3采用菊花链拓扑,对数据线组间等长要求应该不大。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-21 19:33 , Processed in 0.125000 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表