在Allegro里如何设置shape与元器件之间的间距规则？

kingreat

在规则管理其中，shape与其他之间的间距是10mil，如下图。



( F/ ?: o; K# s3 j) O1 c
如图，图中DRC错误  “PS”。
7 M) Y+ s5 D: c1 L  E1 n8 v* N如图，图中的走线用的静态铜。
请问，我应该如何设置规则，才能避免上图中的错误。
  o" @5 C# a0 s! E+ w谢谢！

香雪海

把铜皮到pin的间距设小一点就可以了

kingreat

香雪海 发表于 2013-1-8 12:23
1 m: `1 B* o" y6 g* i5 D! M( H' f把铜皮到pin的间距设小一点就可以了

. R7 W% G. [+ ]! _
: n- S7 Y9 Y; Q6 X/ L谢谢！
2 X: p; a" A$ l: f! R& E0 H2 u
4 O# D5 {4 S% y8 h这样可以解决问题
7 I1 k* [7 [/ p但是另外一个问题随之出现，如果对整板进行铺地处理，那么就会出现铺地的铜与所有元器件的pin的间距都过小。
1 t4 i8 V* E; t$ {
- R# E# d+ K( v2 A如果有两个shape，如何对这个两个shape进行不同的间距规则设置？谢谢！

yangjinxing521

kingreat 发表于 2013-1-8 13:14
6 S/ \! }9 M6 V) k8 L8 l谢谢！

  H* y/ g7 H: C+ M& p( [) L. u7 [这样可以解决问题

你个鞭。。用区域设置不就行了。。

香雪海

没有啊，你设完规则的话整版铺铜也是适用的，不过最好还是不要整版铺铜，以免出现碎铜

kingreat

香雪海 发表于 2013-1-8 13:17
/ e; _" w6 O% R+ j' V没有啊，你设完规则的话整版铺铜也是适用的，不过最好还是不要整版铺铜，以免出现碎铜

& X: d3 i2 Z' ^: L' Y碎洞是什么东东？

难道不需要整板铺铜么？即使顶层不铺，中间层得铺吧？

kingreat

香雪海 发表于 2013-1-8 12:23
/ m5 K4 {! R+ f' s; Z& e0 X把铜皮到pin的间距设小一点就可以了

不好意思！

7 Y4 y. B7 X4 T, T1 A, \即使设置了shape与pin的间距，还是不行。

# ^2 O' G. B- M0 [