|
|
本帖最后由 jimmy 于 2013-4-3 08:58 编辑 ( E) ]5 G) o% m( N, P. ^
6 Q. `4 u. s( V2 \% \7 E B2 o- r
附上：我们发的思考题，你能答多少，就能看出你究竟学到多少。- B# b; J% l) a7 e" T
% \8 |+ Q% l- i K/ w2 ?! L1、为什么大电容可以放在距离芯片较远位置，小电容要尽量靠近芯片管脚放置？3 l) B) T1 A6 {! p- j# q
/ m# L* w: }& {: {8 ]( T2、如何估算线宽和过孔的过流能力？
+ a. q! |% W; ], |
! l) F# K8 v& F. N3、叠层是否是走线层越多越好，只要保证电源能连通就可以？
- ~/ ?$ `2 x, Y, [, L5 z; N4 e$ m
9 n2 J# r% _$ w7 l& v+ F" H- Q. _+ q4、为了降低电容的等效电感，可以采用多个相同容值电容并联的方式进行滤波？; K$ s5 `8 Z$ x# o$ j4 h1 y! {
) e7 ]; m$ e) v$ d6 T
3 D% r) f. ]+ j
回答下其中的几个问题，不知道我认为的对不对？$ g6 H9 w( k; u5 s. w$ X! I: T" o
% ?8 b! S1 M/ SQ4、虽然并联电容可以有效的降低等效电感，但其中的谐振频率并没有得到改善，阻抗仍然变化的很快，这是就需要并联大量的电容来达到相对平坦的阻抗变化曲线，这样就很浪费如果使用不同的值的话就阻抗曲线就平坦些，
* q" N9 |9 s! D6 K0 w7 f {2 e$ h" S' P9 ]: y' u( F, X8 o
Q1、为什么大电容可以放远点的原因好像是应该大电容的谐振频率较低对应的波长就大点去耦的范围就大点，小电容反之。( i4 k; a' o% r; h' {4 X
8 t3 w6 n6 \0 D9 G; b$ X2 s/ m8 u2 j8 M2 m8 x' q7 O
Q2、而电流与线宽和过孔之间的关系好像还与温升还要看你做的是几OZ的板有关，不同的大条件下，线宽自然不一样了，我看书好像有一个公式可以百度下，还有现在比较经典的线宽和过孔与电流之间的关系的表格应该可以百度的到。 |
评分
-
查看全部评分
|
[复制链接]
/1 
发表于 2013-4-1 12:36
，之前刚接触这行的时候，听工程师说，地的回流很重要，当时没什么概念，现在终于明白了，什么线都有一个地的回流路径，要尽可能的让每一根信号线的回流路径做到最短，这次听完讲课，让我知道，电源更重要，它是一个板子最大的导电结构，同时也携带了最大的燥声，可能一个板子大部分的燥声跟串拢都是电源引起的，以前的一个布线思维也是先考虑信号线，等走得差不多的时候，再走电源，从来没有想到一些电源网络分配问题，很多知识点，还停留在一个模糊的概念当中，只知道有这么回事，却从来没有应用到设计中去，说来惭愧，关于电源，我也有一个问题，在走电源线的时候，大家的习惯是直接画一个铜皮加大宽度，还是画一个铜皮框铺铜呢（后者如果一个板子电源种类很多，没有电源层的情况下，会显得板子很混乱的感觉），如果1根电源线的电流是2A，通常的计算是走80mil 就可以满足载流要求了，在有空间的情况下，我们是走100-120之间，足够可以了，还是说按哪句话，越大越好，走三四百mil呢。
又废话了那么多，严重BS。
发表于 2013-4-3 19:30