一个DC-DC电源转换，纹波有点大，传上原理图和PCB图，请大家斧正。

yss6746

新手学习了

ann_wz

超級狗 发表于 2013-6-1 19:54
兄台也不用客氣啦！以前有人上傳 PCB 圖請求 Review 協助，但因為這工作需要心無旁鶩且較耗費時間，過去 ...

6 L, P' U: K+ l/ \师傅牛逼

ann_wz

超級狗 发表于 2013-6-1 10:05
3 Q* R$ {: q9 x; E# I- V100mV 的紋波（Ripple）對數字線路應該沒什麼問題，對模擬線路就看情況了，有的線路很敏感需要更低。但芯片 ...

- K% Q' E- Y0 Y  A6 E* ?; n7 v敢问师傅，本公司某些人才，要求输入电容跟输出电容的必须要共地，我想问一下，输入电容的地跟输出电容的地会不会彼此相互干扰呢，，我理解降压dcdc电路的输入电容哪随着mos管打开关闭，应该是有较大的脉冲电流电压的，对不，而输出电容哪里应该是相对纹波较小的直流，，，师傅对不对

fallen

ann_wz 发表于 2015-5-28 19:56
9 `# D' m. M$ }) x敢问师傅，本公司某些人才，要求输入电容跟输出电容的必须要共地，我想问一下，输入电容的地跟输出电容的 ...

你们公司的人才说的对，输入和输出的电容必须共地，而且要靠的很近。
, }7 B4 Z: M( f1 B/ F2 R这里主要是考虑两个环路：
$ _0 q% e& r; G1 打开MOS管，CIN-MOSFET-LOUT-COUT-GND-CIN
2 关闭MOS管，LOUT-COUT-GND-DIODES/MOSFET-LOUT
PWM使得MOS的开关和闭合，导致环路缩放，这样会引起辐射，缩放的比例减小可以减小辐射。
" u0 @3 q( p4 s/ B. a4 D9 W2 H- c

ann_wz

fallen 发表于 2015-5-28 20:17
4 e; ~! `, L/ E& C3 E" u4 Q你们公司的人才说的对，输入和输出的电容必须共地，而且要靠的很近。
6 Y9 ~( y3 r! o  r, D这里主要是考虑两个环路：
1 打开 ...

. O4 ?! |& F& Y$ |% i3 Z: D8 @4 B我一直对于回路面积的计算很不解，，有资料说器件放一排，从地平面回流，这样面积最小了，fallen大师，对于回路面积的计算，能不能举个例子说明一下那样布局会回路最小，如果在把开关器件放在同一面（不一定回路最小）与为了回路最小把开关器件放两面，在输入输出，或者sw点处打过孔，这两种选择应该那种更好
. z* D$ n, i+ U( }

fallen

小功率的电源，可以参考图片
另外你说的外挂MOS的没有实际操作过，如果你有，可以上传一下，实际来个操作。
8 S: ~8 S( E# L4 j. g6 c+ Z5 L

james_zhangwk

这个layout是有点问题的。

weihuaping118

超級狗 发表于 2013-6-2 12:05
# G" w& T' C5 k8 `快變成牌位被供起來了，哪天要被裁員都不知道。

{:soso_e110:}

, W, B7 u4 L9 Y狗大：您多慮啦！眾多兩岸以及國際的幫粉絲挺你.
4 V; k  a% E: w( f+ K% [: Q

霹雳风雷

牛掰，学习了

bingshuihuo

james_zhangwk 发表于 2015-6-5 15:33
这个layout是有点问题的。

什么问题啊  你直接指出啊

james_zhangwk

我们正常在DC-DC做layout的时候，要讲究开关回路最短，目的就是减小环路的路径。比如CIN和COUT的gnd和芯片的PGND构成的整个回路们必须要做到最短路劲，并且FB的走线需要避开这个开关回路，否则很容易受到干扰，我们再做DC-DC demo board时就特别注意这样的处理，这个芯片还分AGND，那么这个回路就尽量在PGND的管教地方做到工地。0欧姆和磁珠都是可以的。上面这些说起来很容易，要很好的研究demo board的设计，这方面都是考虑很久之后才去这样走线的。

sushouchai@sina

学习了

kevin2512

这个。。。要考虑的因素这么多？

zhanglin880126

学习了，同步整流

蚂蚁乱舞

斧正用在这里不合适