找回密码
 注册
关于网站域名变更的通知
查看: 13614|回复: 47
打印 上一主题 下一主题

一个DC-DC电源转换,纹波有点大,传上原理图和PCB图,请大家斧正。

[复制链接]
  • TA的每日心情
    奋斗
    2024-1-3 15:42
  • 签到天数: 46 天

    [LV.5]常住居民I

    跳转到指定楼层
    1#
    发表于 2013-5-31 22:32 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

    EDA365欢迎您登录!

    您需要 登录 才可以下载或查看,没有帐号?注册

    x
    用AOZ1050PI设计的一款DC-DC电源转换,输入9~18V,输出1.2V,AOZ1050开关频率500KHz,现在用示波器测得输出大概有100mV,Vp-p在485KHz左右的纹波。* {3 i! z- G1 q8 L+ n3 g# \
    ( \+ @% H% |+ L! K8 a
    请问各位专家:4 i, P7 `8 _0 z6 u
    1、这个指标的纹波是否在设计许可的范围之内?在一般情况下,DC-DC电源转换的纹波在一个什么范围内可以认为是正常的?: R; X$ g0 j/ J
    2、从原理图上,PCB图上,这个设计是否还能够进一步优化降低纹波?还请指出。
    6 e0 f) s( O/ Q( x: V
    7 P% I6 u4 @1 ]& s# }8 s, }敬请各位斧正。
    1 l+ R3 Q2 G, s# d& l! `6 m  X1 f# L) F2 @6 V: \
    ! D4 v5 W5 ]5 [4 `& z( c- x

      w4 [- K3 ]/ b$ M

    该用户从未签到

    推荐
    发表于 2015-5-28 20:17 | 只看该作者
    ann_wz 发表于 2015-5-28 19:56; O4 |5 _1 _1 f0 J0 @6 H% G
    敢问师傅,本公司某些人才,要求输入电容跟输出电容的必须要共地,我想问一下,输入电容的地跟输出电容的 ...
    6 Z7 Z/ ], a( E' t+ B5 z
    你们公司的人才说的对,输入和输出的电容必须共地,而且要靠的很近。0 N* i8 m# g$ ^1 x% Y
    这里主要是考虑两个环路:
    3 z' o9 V/ S  S& P1 打开MOS管,CIN-MOSFET-LOUT-COUT-GND-CIN! T: U0 h3 o, z: ^" p" ?9 `5 [
    2 关闭MOS管,LOUT-COUT-GND-DIODES/MOSFET-LOUT+ ]2 y% V6 H0 P- G6 R8 y/ W
    PWM使得MOS的开关和闭合,导致环路缩放,这样会引起辐射,缩放的比例减小可以减小辐射。
    ( g% V" R1 v7 ~& c1 \1 w( W$ R" r; q- |$ e7 ]8 s9 R8 x
    - p( ~5 {, C0 a2 W

    点评

    我一直对于回路面积的计算很不解,,有资料说器件放一排,从地平面回流,这样面积最小了,fallen大师,对于回路面积的计算,能不能举个例子说明一下那样布局会回路最小,如果在把开关器件放在同一面(不一定回路最小  详情 回复 发表于 2015-5-28 20:52

    该用户从未签到

    推荐
    发表于 2014-5-30 15:59 | 只看该作者
    建议楼主将C60换成两个陶瓷22uF电容并联,不建议用电解。8 M! ]) h4 L- ]* b
    可以在不改布局情况下,将电容换了试试。
    6 T$ }2 m1 C( D! m: w5 n8 w9 F5 y另外,纹波测量,跟测量方法有很大关系,尤其是地参考点的选择。; P3 g$ p7 a  C( f1 P
    (这个啰嗦下,前阵子,做的一个DCDC,芯片是踢哀的TPS54527,输出用的钽电容;测量纹波用的是就近找地参考,示波器的夹子夹到钽电容的负,示波器探针测电容的正,结果纹波80mV+;将钽电容换成陶瓷,测量方法同样,纹波60mV+……没达到手册的指标。。。。后来,改了测试方法,用示波器带的测小信号专用的夹具,纹波一下子到25mV以内了。。。。说明测试方法很重要,测试方法不得当,会走错路的。)

    ! R  b9 `# I3 |: Y3 N( \  Z

    该用户从未签到

    推荐
    发表于 2013-6-1 19:54 | 只看该作者
    jielove2003 发表于 2013-6-1 14:05 3 O7 f/ j" L% j+ H" t2 e
    非常感谢热心的超级狗大侠的提出的建议,提得很中肯。
    / O) \# w; g6 J5 t1 Q( A$ H1 f6 h
    1、在改版中改善。
    & q: I, f8 f) |/ E
    兄台也不用客氣啦!以前有人上傳 PCB 圖請求 Review 協助,但因為這工作需要心無旁鶩且較耗費時間,過去都沒有幫上忙,今天早上剛好閒來無事就看了一下。
    ) i1 K+ _1 b) U. C; V# S
    ; i' ?1 F( V6 I! @' X0 v不過要讓老闆知道放著公司裏的事不做,還幫外人 Review,吾狗命休矣!3 p* r3 R% ^* c2 f+ K$ b

    - e0 T; a& t( Z3 n{:soso_e127:}

    点评

    师傅牛逼  详情 回复 发表于 2015-5-28 19:51

    该用户从未签到

    推荐
    发表于 2013-6-1 10:05 | 只看该作者
    本帖最后由 超級狗 于 2013-6-1 19:57 编辑 ! ?9 v: l- y3 b' g
    0 _6 R3 e9 w" x9 K* I' j
    100mV 的紋波(Ripple)對數字線路應該沒什麼問題,對模擬線路就看情況了,有的線路很敏感需要更低。但芯片資料展示在滿載(Full Load)狀況下,紋波(Ripple)可以壓到到 20mV 左右。. p$ V9 u  z8 v- n$ k$ Q/ u( G. ~

    - g& u+ j# J, z" q. d4 d佈線建議︰
    8 o6 N- `' U! O; Q+ O* u7 j+ ]
    • L2 在上方但 FB 在 AOZ1050 Pin 4,造成反饋路徑繞了一大圈才回到芯片。將 L2 移到下方,可以縮短反饋路徑。
    • AOZ1050 Pin 3 Power Return Ground 只有單點落地顯得太單薄,要注意一盎司(oz)銅厚下,10 mil 的落孔只有 0.8A 的承受力,如果是使用十字線接地,就 4 條十字線加起來可承受的電流。宜將地鋪大,並多打導通孔與背面的地連通。
    • 注意芯心片資料上的 AOZ1050 Pin 4 PGND 與 R5 落地的畫法,它們是用不同的地符號。意思是說他們建議你用隔離的地(Isolation Ground),做法上就是 R5 和 Pin 4 拉在一起,然後單點落地。
    • 輸出應該先過濾波電容 C58、C59 和 C62 再給其它線路,注意到你的輸入電容 C56 和 C57 就做得不錯,可以參考它的做法。
    • 注意線寬與承載電流的關係,輸入與輸出線寬需要計算。不曉得 C60 "+" 號旁邊那條細線是做什麼用的?看起來很細。
    • 佈線大原則︰& S6 l$ w% m4 i5 C
      讓輸入或輸出濾波電容和地造成的迴路越短越好。
      : X% b- T9 U) E0 P. s& `+ a0 L: Z3 D
    1 L( y0 n, B, O0 o* v, a

    % B8 I" k9 m% k) |; T仍需檢視的部份︰8 S6 r, G) l2 o/ |/ l  K
    • L2 電感宜選用有屏蔽(Shielding)的封裝,避免漏磁(Magnetic Leakage)干擾。
    • L2 電感的額定電流(IDC1 和 IDC2)宜被檢視,避免峰值電流(Peak Current)超過或溫度升高,造成電感量不足產生紋波和噪聲。
    • L2 直流電阻(DCR)宜被檢視,太高效率不好、容易發熱。
    • AOZ1050 Pin 5 COMP 上的補償電路,芯片資料上有計算公式,宜試算一下是否搭配得宜。
    • 電解電容 C56 和 C60 的 ESR 越小越好,如果您真的很在意紋波及噪聲的大小,電解電容儘量選用可靠一點的廠牌。
      6 K) o( t: u6 @! g; k# L5 @
    + o9 U' [9 K- B  {

    + d1 J! {; {3 \3 t* |9 K{:soso_e129:}

    点评

    支持!: 5.0
    敢问师傅,本公司某些人才,要求输入电容跟输出电容的必须要共地,我想问一下,输入电容的地跟输出电容的地会不会彼此相互干扰呢,,我理解降压dcdc电路的输入电容哪随着mos管打开关闭,应该是有较大的脉冲电流电压  详情 回复 发表于 2015-5-28 19:56
    支持!: 5
    狗版主~~~~威武!!!  发表于 2013-8-7 09:46
    支持!: 5
    太给力了  发表于 2013-6-24 10:24

    评分

    参与人数 2贡献 +10 收起 理由
    ppyuyi + 5 很给力!
    kevin890505 + 5

    查看全部评分

    该用户从未签到

    3#
    发表于 2013-6-1 11:49 | 只看该作者
    版主就是NB啊
  • TA的每日心情
    奋斗
    2024-1-3 15:42
  • 签到天数: 46 天

    [LV.5]常住居民I

    4#
     楼主| 发表于 2013-6-1 14:05 | 只看该作者
    非常感谢热心的超级狗大侠的提出的建议,提得很中肯。
    + k; l/ b% S) s" m
    : m# i4 r" p  C# @1、在改版中改善。, ~+ y! ]* j# {$ X; G- o$ z1 B9 t
    2、3号引脚标示的为AGND,所以只用了一个0.5/1mm的过孔接地。
    0 L, e! j* B# |6 m3、在设计原理图的时候留意到了AGND和PGND,但没有仔细考虑到直接多点接地带来的影响,这点在改版中改善。- r$ p  \4 [8 i5 \/ f- h5 m; T2 V
    4、当初C58,C59放在底层是考虑到离电感近点,这里在做法上有点欠考虑,应该在电感输出区域顶层和底层小范围铺铜,然后用过孔连通,这样顶层和底层分别放置的电容滤波效果应该更好一些。当然按照狗大侠的说法输出先过C58,C59和C62,这样更好。
    % J, Z* N7 T* e: N3 ]  m4 q5、电流输出应该在1.5A以下,走线宽度在30~35mil左右,C60“+”号旁边的那条细线是引出去的一个Test Point。
    , h/ ?; m- m3 N: n" H- D3 K8 }1 u9 O( c! q: V# O
    最后对版主大侠致以诚挚的问候和谢意,EDA365在一群热心的,高水平的大侠的带领下,一定会越来越好!/ k- T9 @( u# V. t2 r

    点评

    支持!: 5.0
    支持!: 5
    因為芯片上的圖除了 R5 落地和 PGND 是用不一樣的地符號,其它的地都和 AGND 的符號一樣。所以 AGND 有可能才是 Power 的 Return Ground,這點要留意!  发表于 2013-6-1 21:42
  • TA的每日心情
    奋斗
    2024-1-3 15:42
  • 签到天数: 46 天

    [LV.5]常住居民I

    6#
     楼主| 发表于 2013-6-1 22:45 | 只看该作者
    狗大侠是人才了,老板都得小心供着呢··{:soso_e113:}
    $ ?, Q" G: b# X% S8 l3 d4 D8 A: q$ B( n6 f
    重新修改了下原理图和PCB图,准备打样测试下,如下所示:
    : S. i, o; Q6 E4 _6 Y, m2 i" H2 Z' a  }" x! x/ T% a. O$ y+ L! s* _

    " K+ R* V( j4 r: Q5 a9 N
    4 n, @; f( p0 ^ 0 s0 Q, q9 U& R3 Y" Q3 v+ B! t

    8 o+ h0 o% G! b0 b  Q9 | . @5 K$ Z" h+ h# S# w% @6 P
    4 A7 S% ~# c3 H$ J) Z' b

    该用户从未签到

    7#
    发表于 2013-6-2 12:05 | 只看该作者
    jielove2003 发表于 2013-6-1 22:45
    8 E" u2 P7 f# ^狗大侠是人才了,老板都得小心供着呢··
    ; y2 Q" D/ U: x2 ~
    + H. f) `. B# n- K5 D! e重新修改了下原理图和PCB图,准备打样测试下,如 ...

    7 {) A( O$ \9 Y! X. W% s7 |/ L. ^! S快變成牌位被供起來了,哪天要被裁員都不知道。
      L4 t7 u$ r2 D5 X% a
    1 f# K: J8 ~4 A$ L{:soso_e110:}
    ( I4 n2 g" q+ s0 |3 n0 S9 c3 g- O* ?. @/ b
    通常老闆不需要人才,只需要廉價勞力!+ T& W$ O( p6 i% g8 z3 d5 u
      P& b3 e' T- W9 ?: n
    {:soso_e119:}

    点评

    狗大:您多慮啦!眾多兩岸以及國際的幫粉絲挺你.  详情 回复 发表于 2015-6-28 11:01

    该用户从未签到

    8#
    发表于 2013-7-1 15:40 | 只看该作者
    路人路过,提个问题。这个原理图里在芯片输出管脚内部开关打开的时候,回流路径是什么样的。不是应该由电感储能供电然后再开关打开的时候提供续流吗,一般会有续流二极管的。这个原理图里面是不是芯片内部解决了啊。还是怎么办的。求解惑。
  • TA的每日心情
    奋斗
    2024-1-3 15:42
  • 签到天数: 46 天

    [LV.5]常住居民I

    9#
     楼主| 发表于 2013-7-1 16:05 | 只看该作者
    matlab5000 发表于 2013-7-1 15:40
    9 |( f  O1 w" N! }& [路人路过,提个问题。这个原理图里在芯片输出管脚内部开关打开的时候,回流路径是什么样的。不是应该由电感 ...
    9 ^( i! @2 f+ U! R
    这个是同步整流的,在芯片内部用NMOS代替了。

    该用户从未签到

    10#
    发表于 2013-7-1 16:12 | 只看该作者
    jielove2003 发表于 2013-7-1 16:05 , f' ~( h+ G8 `9 c
    这个是同步整流的,在芯片内部用NMOS代替了。

    3 M! l& m" F/ W, x- L3 v8 D这么快啊。呵呵,刚刚发帖就有回复了。原来是这样啊。我没有下载datasheet, 要是这样的话就好理解了。楼主自己用了这样的内部有NMOS的,觉得和外面接二极管有什么区别吗
  • TA的每日心情
    奋斗
    2024-1-3 15:42
  • 签到天数: 46 天

    [LV.5]常住居民I

    11#
     楼主| 发表于 2013-7-1 19:10 | 只看该作者
    matlab5000 发表于 2013-7-1 16:12 , C& ^6 S7 C! i3 K% x7 I; [0 o
    这么快啊。呵呵,刚刚发帖就有回复了。原来是这样啊。我没有下载datasheet, 要是这样的话就好理解了。楼 ...

    ! l: P5 c2 R, H& v4 j: C( k没有太大的区别,用同步整流的损耗会比续流二极管低一些。

    该用户从未签到

    12#
    发表于 2013-7-2 14:50 | 只看该作者
    jielove2003 发表于 2013-7-1 19:10
    / g* m' O( s% z. J  E# I没有太大的区别,用同步整流的损耗会比续流二极管低一些。

    % \8 |% f' u# d  k" c$ c好的,多谢了。又学习了一个,同步整流。

    该用户从未签到

    13#
    发表于 2013-7-3 08:53 | 只看该作者
    学习下

    该用户从未签到

    14#
    发表于 2013-7-3 09:22 | 只看该作者
    如果很在意纹波,π型滤波,在IC和电感间,加一个RCD电路,吸收一下尖峰,不过说实话,纹波大是开关电源的一个主要的缺点

    该用户从未签到

    15#
    发表于 2013-7-29 13:15 | 只看该作者
    第5脚(comp)接个几十pf的电容对地更好些
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-6-27 20:51 , Processed in 0.125000 second(s), 36 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表