找回密码
 注册

推荐主题

请问cadence HDL创建元件时引脚间隔多大比较合适 3人参与 lili_qq 2023-3-3 14:18 3 309 big_gun 2023-3-3 14:50
我安装的allegro 16.6 为什么没有 CAD Translators 1人参与 伯牙琴 2023-3-2 22:57 1 435 Ele_insect 2023-3-3 14:34
全接焊盘改成花焊盘没有成功。 1人参与 attach_img panhaojie 2023-3-2 21:09 1 427 will0104 2023-3-3 14:09
输出gerber,老是出现有如图所示的告警 4人参与 attach_img panhaojie 2023-3-1 21:14 4 1134 leese2002 2023-3-3 00:06
pspice仿真射频功率放大电路中,方波通过LC谐振选频未变成正弦波的问题 2人参与 attach_img 风吹过后 2023-3-2 13:50 2 391 jack_are 2023-3-2 16:13
allegro更新单个铜皮命令update shape设置快捷键怎么不起作用呢 3人参与 Devin-G 2023-3-2 09:20 5 874 dzkcool 2023-3-2 11:28
关于Capture原理图网络名显示的问题 3人参与 新人帖 attach_img Andromedanalog 2023-2-27 15:25 4 590 Andromedanalog 2023-3-2 10:27
allegro16.6: logo放在bottom层,需要反着放吗? 4人参与 attach_img panhaojie 2023-3-1 19:49 4 460 th2010-gc01 2023-3-2 09:26
CIS新建project第一个Mixed AD出现问题 2人参与 attach_img 风吹过后 2023-3-1 13:55 2 397 Maskman 2023-3-1 17:00
埋孔孔铜厚度标准 2人参与 tusili2022 2023-3-1 11:02 3 435 dzkcool 2023-3-1 15:07
Allegro stlinkv3_pinout_v10a SCH and PCB file 1人参与 attach_img williamyeo 2023-2-28 20:01 1 515 Terran 2023-3-1 14:08
Allegro POWER_SPLITTER 1人参与 attach_img williamyeo 2023-3-1 08:58 1 313 tick_tock 2023-3-1 14:03
请教下异形的Flash(热风焊盘)怎么建? 5人参与 attach_img Scisci 2023-2-28 17:14 9 730 huishowhui 2023-3-1 12:18
国产FPGA原理图和PCB库 2人参与 - [阅读权限 20]attachment lihongfei_sky 2023-2-28 09:01 2 77 lihongfei_sky 2023-3-1 08:53
哪位有软硬结合板设计指南,能分享下吗? 8人参与 attach_img  ...2 lvlj 2022-8-10 17:42 15 942 dzkcool 2023-2-28 18:00
Allegro CH340G USB To USART PCB And SCH File 1人参与 attach_img williamyeo 2023-2-28 16:13 1 470 Terran 2023-2-28 17:53
为什么抓不到我想要mechanical symbol,path都设置好了 4人参与 attach_img 风吹过后 2023-2-28 09:37 4 404 tick_tock 2023-2-28 17:04
allegro导入logo方法 32人参与 attach_img  ...234 DIY民工 2017-3-17 11:14 51 16684 panhaojie 2023-2-28 16:02
画pcb layout出现的问题 3人参与 lili_qq 2023-2-28 11:39 3 677 VIC56 2023-2-28 16:01
Allegro Virtex6_ml605 2人参与 attachment williamyeo 2023-2-13 10:54 2 387 williamyeo 2023-2-28 09:08
cadence导入网表时出现错误 6人参与 attach_img 风吹过后 2023-2-27 09:40 6 475 我是智勇双全 2023-2-28 07:43
ALLEGRO 17.4 22.1开启BRD报错后闪退 5人参与 attach_img kewin_wang 2023-2-19 23:28 8 1269 kewin_wang 2023-2-27 21:11
Allegro relay_test_v10a SCH PCB 2人参与 attach_img williamyeo 2023-2-26 16:02 2 347 timber 2023-2-27 19:17
Allegro MK60_PACK_V30A 2人参与 attach_img williamyeo 2023-2-27 14:57 2 291 zc333 2023-2-27 15:35
Cadence 17.2的brd能有什么方法用16.6的打开吗? 8人参与 attachment 风吹过后 2023-2-22 09:37 6 791 Andromedanalog 2023-2-27 15:32
下一页 »
还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-5-25 05:51 , Processed in 0.062500 second(s), 14 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

返回顶部 返回版块