晶振两根线走线那个更优，为什么？

zhangjunxuan21 · 发表于 2015-4-8 09:51

zhangjunxuan21 发表于 2015-4-8 09:45
% C4 m% g3 \% |% f2 ?, w看大家这么热烈的讨论改问题，分享一份厂家推荐晶振的layout指导内容，虽说没有说明哪种方式更好，但是依然 ...

从这段话中，能读出的一个信息是走线越短越好口气说的比较肯定，而走差分要求等长只是一种推荐的语气，所以或许第二种方式更被认可，希望大侠们接着讨论

金志峰 · 发表于 2015-4-8 10:20

都可以不影响使用

emanule · 发表于 2015-4-8 10:54

值得研究之前一直是方式1

妞妞麻吉12 · 发表于 2015-4-8 11:23

之前一直走的都是方式一，好像很多前辈都比较推荐这种。

Vincent_4307 · 发表于 2015-4-8 11:28

学习了

dzkcool · 发表于 2015-4-8 11:41

Intel要求分开走，且控制50ohm阻抗。

zhangjunxuan21 · 发表于 2015-4-8 12:14

dzkcool 发表于 2015-4-8 11:41
1 H/ f7 I5 z+ d* ]Intel要求分开走，且控制50ohm阻抗。

版主intel的规格书来一份 layout 指导贴个研究一下

dzkcool · 发表于 2015-4-8 14:27

zhangjunxuan21 发表于 2015-4-8 12:14
4 a7 {; v4 a/ M' H版主intel的规格书来一份 layout 指导贴个研究一下

关于RTC时钟设计要求如下图：

lw3530 · 发表于 2015-6-5 15:35

ghfghyb 发表于 2015-4-3 23:25# \% A9 c! H4 [; v1 ?
就一个PCB说明没办法说哪个走线好，有部份晶振好像是+/-这样的信号，建议靠近走，有一部份是in / out ,这样 ...

确实很多人喜欢用第一种...我一般都是第二种，而且尽量对中，跟楼上的以为朋友一样，强迫症....除非领导强迫我走第一种！！！现在在画的板就是被强迫用第一种，还拉得好远，并且不得不在晶振下面走其他线....就为了省贴片晶振的钱，死活讲不通！

lw3530 · 发表于 2015-6-5 15:37

yxx_tt2004 发表于 2015-4-5 16:31
+ B) |0 Q6 f; I! ?这个只要短点，我看就行了，主要是晶振和IC的配

还有电容！

Aiby2015 · 发表于 2015-6-6 10:31

火星了

kepo013 · 发表于 2015-6-7 07:00

对我帮助很大

jacekysun · 发表于 2015-6-8 08:57

之前有客户说走类差分形式

myeda_365 · 发表于 2015-6-11 17:51

一楼一楼看下来，没有最终结论的，有条件可以实验一下最有说服力了。一致观点就是要尽量短，远离干扰，有源的，电源保持干净做好滤波。

yaoq123456 · 发表于 2015-6-11 22:32

之前一直走第一种方式

帐号		自动登录	找回密码
密码			注册

推荐内容 /1