某射频单板PCB检视：

funeng3688

1242126999 发表于 2019-2-15 15:09
1.阻抗匹配是按照要求计算了的
2.射频连接器的中心宽度远超线宽，线宽是阻抗计算得到的，连接器的宽度也是 ...

分别回答：
1、好。
2、只能挖空地平面，增加接地过孔。一定要做3D电磁场仿真才能确定挖空大小、挖空几层。
3、单纯的射频信号线，不需要3D仿真。
$ ~9 q: E: m2 A. {9 G1 n- f4 d

1242126999

1242126999 发表于 2019-2-15 17:08
100欧吧？

100
, g4 g3 D* s& F8 g. b- v" W

funeng3688

1242126999 发表于 2019-2-15 15:32
射频区域每一层都要是铺地？意思是电源层都用导线联通？四层都是GND层吗？

" x- x8 x, j+ j7 Y9 T3 p是的，楼主理解正确！
* Q2 f$ i4 h. I: A% Q$ D

qiaoyu923

赶上技术贴直播了，还不错，版主牛！

funeng3688

4 T" e( c6 W+ _
4 V0 s. ^2 x; x( [2 k! \0 R第一版还要关注在实验室环境的分模块可测试性设计，举个例子：如何单独调试PA部分，PA工作是否正常？那首先要将PA输入输出与其它电路隔离开，PA输入端用开口同轴电缆（一般用086电缆）芯线焊接在微带线某个焊盘上，电缆屏蔽外导体焊接在表面的地铜皮上，并保证这两个电缆焊盘尽可能靠近，以减小环路、减小测试驻波。那么地铜皮上的对应位置要绿油开窗。PA输出端也要这么做。
# E  Q. E* t. h( D( V. L
$ ]0 _) b( H- Q另外还得注意测试时要有隔直电容，避免测试仪器的直流通路影响PA工作点，或者PA直流进入仪器，可能会损坏仪器。
实验室测试是个动手技术活。
, k! K8 Z) m& [

funeng3688

R32是可选焊电阻，将3V3电源与芯片输出端VDDPA短路在一起，要确认一下这样有没有问题。
& V  Y" h1 i3 q6 \! l! L原理图设计有个原则：输出端不能与电源直接连接。
; R( C9 P/ s& |# n  ]  C0 ~% q
5 i; n: {& I, }  q8 g& O& x- E
3 t1 R0 {% m: G! T
; C# K! S# t6 D% I

1242126999

之前的电路是这样设计的，没有问题，芯片的detesheet也是设计的

funeng3688

3 H4 x0 }" r9 [1 }4 M
8 X8 T( y: _7 {1 m3 |仍然是VDDPA，功放芯片脚附近只有一个10pF电容，而其它电容在很远的地方。
* H( Y- V% a, U# ?0 X3 v! l+ e要求将其它电容也放到功放芯片脚附近。
! s6 D8 Z7 W" B, v- r8 n9 u- H* h理由是PA芯片是个大负载，是产生大功率噪声的地方，所以在噪声源头位置滤波，才会有最好的效果。

' r: Z, B" V. y+ I, j: a


8 h8 }" c; ~+ n2 t- N- t4 mEMC原则是：从源头消灭噪声
还有，VDDPA的6个电容接地脚，居然只共用2个接地孔，太少了。至少1:1吧。
; f; U% t) x* @1 \% s  y
1 X2 ?8 t% A# e4 f: N2 N; {=======版主检视的错误结论也保留下来，理由是想说明规范的重要性：这种原理图设计命名不规范的，会误导同事，甚至版主也被骗了。
; v9 V. S- K2 K+ a
即使这个芯片不是PA，而是LNA，那么滤波电容组也应该放在这LNA附近。离远了，滤波效果差。
给谁滤波的，就应该靠近谁。

" ^; N9 b8 E& v' M% K+ Q
; m* P4 K# H" X4 D( n! N& T
: Z0 W- p) T9 p% V7 m- C7 _. _; ^$ I
5 V, N2 O8 ~" |" G5 A

1242126999

funeng3688 发表于 2019-2-18 13:56
仍然是VDDPA，功放芯片脚附近只有一个10pF电容，而其它电容在很远的地方。
要求将其它电容也放到功放芯片 ...

2 N2 n9 }- A. h# J1 Z% L& x老师，那个芯片是LNA的芯片，PA电源用的是5V，为了得到干净的电源LNA用了VDDPA的电源
3 A: f7 T+ L1 R* a  @

funeng3688

) b; S4 T: J( Q; M# G& X

1242126999 发表于 2019-2-18 14:06
) V; `, K8 ^& R2 ]) w* R老师，那个芯片是LNA的芯片，PA电源用的是5V，为了得到干净的电源LNA用了VDDPA的电源

你这VDDPA网络名误导了我，所以我以为与VDDPA连接的芯片就是PA了。
+ @" n, X/ N) \1 l2 |版主有时候也会犯错误。

注意38楼，检视意见是错的：
: t: u- H. b1 D6 H( ]! v6 L版主检视的错误结论也保留下来，理由是想说明规范的重要性：这种原理图设计命名不规范，会误导同事，甚至版主也被骗了。
* H  Z! f5 Q+ x/ x8 J/ W- r

+ Q  S; L, @" m! h3 v9 [! m

1242126999

funeng3688 发表于 2019-2-18 16:03
你这VDDPA网络名误导了我，所以我以为与VDDPA连接的芯片就是PA了。
版主有时候也会犯错误。

! ~8 x9 d6 C4 _. L是我这里的问题，设计不规范

funeng3688

4 h  t! f/ P- f4 M0 m5 a
- R( {6 c) d& I+ ^RLC表面贴接地焊盘，要用热焊盘（花焊盘），而不能用全连接铺地。
! H/ d; J& O3 ]: O否则在回流焊冷却过程中，两个焊盘温度不一致，焊锡表面张力不一致导致器件焊接高低不平，严重的会产生墓碑效应（一端焊盘脱焊）。

$ S: W. K  b3 d, B& r. O前面检视意见只说过：接地过孔要全连接，以保证地平面的完整性。
: ^! G& w7 K, }, m5 T* ^
3 @9 i: a0 r" @# I' P2 c$ |

funeng3688

! J# Y9 ?3 ^. z/ C: P' K
* n6 Z6 @5 m$ `9 J# k5 VLNA区域，接地过孔太少了：
4 Q8 i3 p' ?0 O, a* ^

" U8 ~( `7 I7 w) e6 f
7 I3 c1 w8 Q# o3 v  V) g
/ o+ V% e8 o( O! f3 E, O芯片底部，只有一个过孔，接地电感较大。====LNA底部至少两个过孔，三个也行。
6 P, n; x- G) c5 y- b芯片左边，一大块绿色的接地铜皮都只靠LNA底部这一个过孔接地，也不行。
理论上认为：
1 }$ B% p. ]% T3 h悬空的铜皮达到1/2波长，就是天线。
铜皮的两个相邻接地过孔之间达到1/2波长，也是天线。
( C2 {3 x8 ]' \0 _4 J/ V一端接地的铜皮达到1/4波长，也是天线。

$ s& v: |0 ~# f$ |+ A+ G! p$ Y保险起见，这块铜皮总共打5个接地过孔，不算多。
6 R+ ]/ B2 F, c) {0 b为了能打5个地过孔，先挪走下方各层的布线。
4 |9 B0 Z/ |( Y* _" V  ?8 u

funeng3688

3 l0 h/ P9 h! s, d图中选焊电容不焊时，会有开路短截线，这种分布电容对阻抗连续性的影响比直角不切角的情况要大得多。
如果直角布线都要切，那么这种布线就更应该避免。

这种Stub的影响，也比前面17楼提到的电阻衰减器那种Stub也严重。

1242126999

funeng3688 发表于 2019-2-18 17:13
图中选焊电容不焊时，会有开路短截线，这种分布电容对阻抗连续性的影响比直角不切角的情况要大得多。
如 ...

; \7 [4 r$ m. A' y您在23楼的建设是这样的