某射频单板PCB检视：

funeng3688

1242126999 发表于 2019-2-15 15:09
1.阻抗匹配是按照要求计算了的
2.射频连接器的中心宽度远超线宽，线宽是阻抗计算得到的，连接器的宽度也是 ...

. L0 J, l- \; G% {分别回答：
9 g: `; V6 G# R" a0 Z! B1、好。
2、只能挖空地平面，增加接地过孔。一定要做3D电磁场仿真才能确定挖空大小、挖空几层。
$ m8 W' P5 P% ]3、单纯的射频信号线，不需要3D仿真。

1242126999

1242126999 发表于 2019-2-15 17:08
100欧吧？

1 o% c/ m+ o7 K3 U$ o100

funeng3688

8 v" `: q3 E, ?' `

1242126999 发表于 2019-2-15 15:32
( v& t8 ~, @0 G: i# h! o3 W射频区域每一层都要是铺地？意思是电源层都用导线联通？四层都是GND层吗？

是的，楼主理解正确！

qiaoyu923

赶上技术贴直播了，还不错，版主牛！

funeng3688

3 s; f: ~! y& O) `; F第一版还要关注在实验室环境的分模块可测试性设计，举个例子：如何单独调试PA部分，PA工作是否正常？那首先要将PA输入输出与其它电路隔离开，PA输入端用开口同轴电缆（一般用086电缆）芯线焊接在微带线某个焊盘上，电缆屏蔽外导体焊接在表面的地铜皮上，并保证这两个电缆焊盘尽可能靠近，以减小环路、减小测试驻波。那么地铜皮上的对应位置要绿油开窗。PA输出端也要这么做。

另外还得注意测试时要有隔直电容，避免测试仪器的直流通路影响PA工作点，或者PA直流进入仪器，可能会损坏仪器。
实验室测试是个动手技术活。
0 G# Z9 D2 r# ]6 ^
0 c+ d9 z, @3 `

funeng3688

R32是可选焊电阻，将3V3电源与芯片输出端VDDPA短路在一起，要确认一下这样有没有问题。
/ R+ U% a% O' V6 Q! R( Y. y% f) [0 \原理图设计有个原则：输出端不能与电源直接连接。

# O6 }; ^& P1 z
* p1 m. O+ E, t# @$ G  i( b! ~6 U* J

1242126999

之前的电路是这样设计的，没有问题，芯片的detesheet也是设计的
% R' R6 g3 T' G  H0 @  }

funeng3688

: ^1 z2 c4 I& m7 t' t
仍然是VDDPA，功放芯片脚附近只有一个10pF电容，而其它电容在很远的地方。
要求将其它电容也放到功放芯片脚附近。
理由是PA芯片是个大负载，是产生大功率噪声的地方，所以在噪声源头位置滤波，才会有最好的效果。

$ r8 f* H( U: G# k" t# Y0 ]


EMC原则是：从源头消灭噪声
还有，VDDPA的6个电容接地脚，居然只共用2个接地孔，太少了。至少1:1吧。
( E% p. X3 p+ \
9 ^- F/ s# F7 Q' W=======版主检视的错误结论也保留下来，理由是想说明规范的重要性：这种原理图设计命名不规范的，会误导同事，甚至版主也被骗了。
4 E7 B: `. H& [
5 X9 A; z: l3 O即使这个芯片不是PA，而是LNA，那么滤波电容组也应该放在这LNA附近。离远了，滤波效果差。
给谁滤波的，就应该靠近谁。

6 W" u; ^9 ]* T+ y& E
& F# F! w  V  F
4 X" O5 k; V( `7 j+ p, t  C

1242126999

funeng3688 发表于 2019-2-18 13:56
仍然是VDDPA，功放芯片脚附近只有一个10pF电容，而其它电容在很远的地方。
5 b0 K- ?9 e) T; |" p1 w要求将其它电容也放到功放芯片 ...

( d, H9 m6 @8 Q& j老师，那个芯片是LNA的芯片，PA电源用的是5V，为了得到干净的电源LNA用了VDDPA的电源
6 R# y6 E- H. y. Z% |% _# v$ r

funeng3688

1242126999 发表于 2019-2-18 14:06
. Q+ c. ]8 f& P6 S7 V老师，那个芯片是LNA的芯片，PA电源用的是5V，为了得到干净的电源LNA用了VDDPA的电源

; I  e/ C7 g- z7 |6 o. t% z你这VDDPA网络名误导了我，所以我以为与VDDPA连接的芯片就是PA了。
9 T8 X# ]% D) {版主有时候也会犯错误。

7 _2 ~' e# q1 w. r9 K注意38楼，检视意见是错的：
版主检视的错误结论也保留下来，理由是想说明规范的重要性：这种原理图设计命名不规范，会误导同事，甚至版主也被骗了。
! u$ @! K7 X, `: t" `# U- t
6 H7 n" I4 u/ k
9 M8 d7 U& e1 R5 C

1242126999

funeng3688 发表于 2019-2-18 16:03
你这VDDPA网络名误导了我，所以我以为与VDDPA连接的芯片就是PA了。
3 q0 U7 d; G& U版主有时候也会犯错误。

是我这里的问题，设计不规范
4 `1 x, u% C8 Q. M1 U% y& N1 \

funeng3688

4 d, _4 U  f2 B$ O8 l( j# [
2 y. p6 n) l" e5 ]1 B1 g
4 q3 h, {/ h4 X: M$ G  }! d4 \RLC表面贴接地焊盘，要用热焊盘（花焊盘），而不能用全连接铺地。
& |# l0 ^- c& q/ G7 v否则在回流焊冷却过程中，两个焊盘温度不一致，焊锡表面张力不一致导致器件焊接高低不平，严重的会产生墓碑效应（一端焊盘脱焊）。

+ h! C. v2 M. M9 p  v8 e前面检视意见只说过：接地过孔要全连接，以保证地平面的完整性。

6 y* n: {3 y. d  z/ g. W

funeng3688

" U4 g' `/ x) ~$ Q' x' q8 r- G
/ F8 O: A! a8 L  L" l1 KLNA区域，接地过孔太少了：




  s' T0 y1 g; f. G2 O4 h1 @芯片底部，只有一个过孔，接地电感较大。====LNA底部至少两个过孔，三个也行。
芯片左边，一大块绿色的接地铜皮都只靠LNA底部这一个过孔接地，也不行。
理论上认为：
悬空的铜皮达到1/2波长，就是天线。
9 ~9 e' R1 Z( ]* e: F铜皮的两个相邻接地过孔之间达到1/2波长，也是天线。
' x% I; Q, f( N5 x% k一端接地的铜皮达到1/4波长，也是天线。

6 p, p: ]8 ^4 X- F4 p; u保险起见，这块铜皮总共打5个接地过孔，不算多。
0 R% h* ~  q( C, T+ D为了能打5个地过孔，先挪走下方各层的布线。
/ f1 h( E( k* j6 ^' P: c4 X4 X; r

funeng3688

' C) q1 ~$ p8 y! v# @' g8 B

图中选焊电容不焊时，会有开路短截线，这种分布电容对阻抗连续性的影响比直角不切角的情况要大得多。
如果直角布线都要切，那么这种布线就更应该避免。

这种Stub的影响，也比前面17楼提到的电阻衰减器那种Stub也严重。

1242126999

funeng3688 发表于 2019-2-18 17:13
图中选焊电容不焊时，会有开路短截线，这种分布电容对阻抗连续性的影响比直角不切角的情况要大得多。
- A6 y/ c' N/ O/ D9 W如 ...

您在23楼的建设是这样的
" c0 @- O8 @# U& l& k, Q