某射频PCB的表面贴同轴连接器SMA信号质量优化过程

funeng3688

就是这个贴子的一楼检视意见，明确说一定要做3D电磁场仿真优化。
2 I% w( P3 P* M& b9 d  h
- H$ w5 Y1 {; p3 jhttps://www.eda365.com/thread-196210-1-1.html
( H% d- p* Z. t

funeng3688

微带线截面1，标准50欧。
没有问题。
, {3 _' K% k$ I3 l0 r" }- D3 [
" L- y" j, A/ s8 ~& `& w/ P2 x

, A, e: Y# |4 B. P! \
. c& R7 {5 L# w* K; y7 y" C2 [% A
7 P% V8 `+ q  L4 R, z) V+ @( N焊接区截面，平面电容面积很大，对比上面的微带线截面1，就能看出阻抗很低。
& r8 }( ?8 ?7 N1 A: B, Y: z严重不匹配。
除此之外，这个区域还承担了地平面回流作用（从PCB地平面回流到SMA接地管脚）。
如果接地过孔太远，回流面积很大，相当于串联电感。
( f. S* p6 A4 y


0 y* C7 N* C7 q- k' I
; A( u1 @, t/ O0 j% L* I

虽然阻抗可能高于50欧（根据经验），但由于过渡区很短，约0.5mm，与安装精度有关。
7 v/ K& c6 g8 n& \基本不需要考虑阻抗不匹配问题。
/ L2 b! |: T) p9 M* s9 w; s- z' V( @" H
3 P4 e$ x$ N3 U' J; T  D! X! s


/ A$ q& ?6 V3 C. o. x

4 Y# ]2 v4 A. S5 C8 ?0 j2 L  a同轴本体截面，标准50欧。

funeng3688

; w5 g/ l! \/ M! M% q* k- v0 U
9 @" b* Y/ m3 T8 u0 ]多层PCB建模之前要有厚度方向（Z轴）的尺寸位置规划。就是每一层铜皮的Z轴位置在哪？介质两个表面的精确Z坐标是多少？
如下所示：
' }6 Q  H7 o4 \) `; }
这样就非常方便后续的3D建模过程。
! X" S) R9 ~2 t: D模型中将三层地铜皮的厚度都设为零，是二维平面，用Profect E边界条件表示。
这种做法的好处是：二维平面永远不会跟3D结构有重叠冲突！后续建模过程少了很多布尔操作。
地平面的厚度为零，对仿真结果的影响很小。
8 R: d5 K* B4 c/ V! J5 a% s1 ?
但表面Top层铜皮厚度不能设置为零（图中设置为1.4mil），否则会影响阻抗，影响仿真精度。

funeng3688

' T# @. G+ K' V! E( EPCB层叠结构如下图所示：

Top面的芯板，铜皮厚度都是1.4mil。
+ _: `: Q0 Z* A( k6 M# J- [不清楚Bottom面的芯板，铜皮为什么选择0.7mil。
9 N0 m! X/ k5 r

funeng3688

采用了这种板边焊接的SMA同轴连接器。SMA虽然有引脚，但PCB上没有接地孔，用于表面贴手工焊接。
1.6mm厚的PCB刚好能卡进去，焊好就很稳固。

% G: A& d2 Q  W' |" j5 c  J
: b: A% E/ b5 |; ^# X! k+ c$ F但如果PCB设计不好，信号质量会差得很！
: t& H1 L- n: e7 s原始RF PCB仿真一下试试看，先HFSS中建模。
! h6 Q0 y. R) b7 Z5 m0 p

funeng3688

SMA连接器的三个表面贴焊盘建好了：
2 q& }6 I  r0 ~
, n. L" ~7 R/ w( K* G2 p

funeng3688

增加了同轴SMA的芯导体、teflon绝缘子、外壳导体。
, L5 y% H9 }$ ?( Z$ e- `1 r
( l: A7 C# q! T. w) E+ {3 ]: w! u

funeng3688

Bottom面增加了一整块铜接地。
Top面增加了两个SMA接地脚。
5 n( w6 {5 h1 f1 O$ y% J; z% h这个模型看起来，好象TOP面的三个焊盘都焊好了！


! q$ M0 M& Q( Y' g4 ~- e8 l. \7 S

funeng3688

增加了微带线，线宽仅仅11.6mil，与SMA芯线焊好的那一大坨相比，实在是太弱小了！

再按照实际PCB的样子（参见1楼），增加8个接地过孔。
  a2 ?0 y7 f  j# o& t) K
: N( X5 m$ P6 R. [
6 H' T' r- _: N* s看前面的PCB模型有点大，切去一半。
' X" e$ d7 l1 Z; j, k# q

funeng3688

经过一些布尔操作；
9 h3 C7 ~' a/ R" ^5 z" l设置边界条件、端口、材料属性，3D模型建好了。
* L* N3 j% J* z0 w- d2 Z" T8 D/ ]自检，一次通过。

0 l6 P, a2 s8 S4 k) n& T
5 r7 z% ~2 w' y) ~2 R/ B6 Q

funeng3688

* p- T3 W) J8 L& s3 D设置好解算频点3GHz；
! ~$ e! d. q$ L* N2 x, j$ S设置好扫频范围1-5GHz
原始模型仿真结果如下：
' X( a+ C: f& J

/ u; ]4 [- }3 \: m; O! _看起来有点象低通滤波器（或者带阻滤波器）啊！插入损耗太大了吧。
+ ~1 g% d" N" V0 D- a% m. X' i2GHz频段以下，信号还算是正常的。
9 L( y1 d+ g( Q: [超过2GHz，插入损耗就急剧增加，并且存在一个零点（3.2GHz）达到20dB，高频段插入损耗就在6dB那里晃悠。
0 F+ h: C$ g! i
6 c4 f$ {( u3 P9 |4 N7 ~0 K

RF_CE

版主又来直播了，围观

shelby

版主厉害，不过10楼好像漏图了

funeng3688

正如一楼所说，要在SMA信号焊盘底部地平面挖空：

看看中心焊盘下方投影区，地平面确实挖空了！
- d6 m' |( K$ B, O8 z那仿真结果如何呢？

funeng3688

: F$ ]2 ]# f: m+ t1 f- k) `. c* \
5 z, O, x7 W& N' K2 Y6 m2 d


0 T9 E) y6 q9 {, _) G0 ^插入损耗S21有了明显改善：
9 B+ J" S/ ]' @3.2GHz的插入损耗零点，从20dB填充到15dB了。
$ ?1 y1 G" X9 F6 E8 b4 k而高频段插入损耗S21，则由6dB减小至2dB以下了。甚至接近1dB。

funeng3688

有限元海量数据算法，3GHz DDR4内存容量32G，
; E, G5 ~0 N4 s' O  z# dN核M线程4GHz主频酷睿CPU，正猛烈运算过程中，稍安勿燥。