某射频PCB的表面贴同轴连接器SMA信号质量优化过程

funeng3688

就是这个贴子的一楼检视意见，明确说一定要做3D电磁场仿真优化。
% L$ B$ u, {1 V9 b# s- Q
# S. C" H( v. R- U9 Lhttps://www.eda365.com/thread-196210-1-1.html

! u6 G4 t; Y/ H6 Z: E! o
. S4 W9 |( ~  @7 T

funeng3688

* w) i! C: s+ ?5 r1 w/ w
, \# \: R4 s( N* @9 D
' K5 h# |. _+ `. D" [* n0 l6 c微带线截面1，标准50欧。
没有问题。

7 m+ D3 h9 z) ^6 \

$ t" C! U' t+ x, N& S- r
; B" R( [. {, a. H5 T0 z
焊接区截面，平面电容面积很大，对比上面的微带线截面1，就能看出阻抗很低。
严重不匹配。
除此之外，这个区域还承担了地平面回流作用（从PCB地平面回流到SMA接地管脚）。
" |3 u1 l5 c9 D. |" I9 @如果接地过孔太远，回流面积很大，相当于串联电感。
3 e, e: z: j2 i: U


: ?4 I+ d$ d9 l; C/ _# g

, c& N! {4 y* X9 l; [9 @
虽然阻抗可能高于50欧（根据经验），但由于过渡区很短，约0.5mm，与安装精度有关。
: A3 s0 A+ Y* c, Q基本不需要考虑阻抗不匹配问题。





# {  }3 z) r& y4 B" |4 x
同轴本体截面，标准50欧。

; T0 b! Q0 k. F' v+ X7 v  w! J9 R

funeng3688

, O# _0 ~3 M9 I! G  Z
% r: Y8 j! ~) J; k: c多层PCB建模之前要有厚度方向（Z轴）的尺寸位置规划。就是每一层铜皮的Z轴位置在哪？介质两个表面的精确Z坐标是多少？
  Q/ Y) _7 {6 P' @$ M- k* R( s如下所示：

, a1 q. a9 H. |* z& C这样就非常方便后续的3D建模过程。
& c' f0 V; |* \. I模型中将三层地铜皮的厚度都设为零，是二维平面，用Profect E边界条件表示。
7 H; C2 `; P$ J4 L. G5 `这种做法的好处是：二维平面永远不会跟3D结构有重叠冲突！后续建模过程少了很多布尔操作。
地平面的厚度为零，对仿真结果的影响很小。

, ?0 P- Y7 R, v- [) ]但表面Top层铜皮厚度不能设置为零（图中设置为1.4mil），否则会影响阻抗，影响仿真精度。
- `" O9 r" d( R: n

funeng3688

. W/ v; {# z& J6 M+ W# n( WPCB层叠结构如下图所示：
. B* X2 X, e0 `8 T5 u+ ^' c. f: z. G  [
4 K% N+ r  N- P6 n% yTop面的芯板，铜皮厚度都是1.4mil。
* _; h  y8 u* Z7 k% w5 p不清楚Bottom面的芯板，铜皮为什么选择0.7mil。

5 o+ D; e6 q( w( R, _* A

funeng3688

采用了这种板边焊接的SMA同轴连接器。SMA虽然有引脚，但PCB上没有接地孔，用于表面贴手工焊接。
1.6mm厚的PCB刚好能卡进去，焊好就很稳固。


但如果PCB设计不好，信号质量会差得很！
3 W! b5 u. v- u) B9 K' }原始RF PCB仿真一下试试看，先HFSS中建模。

funeng3688

SMA连接器的三个表面贴焊盘建好了：
  ]8 H' f1 g/ s- c


' T( R. c3 z, b+ T4 L/ ]( F

funeng3688

, @2 W5 y0 B( X/ Y7 X增加了同轴SMA的芯导体、teflon绝缘子、外壳导体。
1 r! ?- L7 f8 p8 q* J) h
9 c1 O1 }& j' F2 a7 m2 H$ }3 ^

funeng3688

Bottom面增加了一整块铜接地。
Top面增加了两个SMA接地脚。
这个模型看起来，好象TOP面的三个焊盘都焊好了！
1 ?1 m% K6 G& k& J/ j9 L# U
6 v6 d; @! |9 \
+ b- Z: S: C$ P% F6 h5 d# u

funeng3688

增加了微带线，线宽仅仅11.6mil，与SMA芯线焊好的那一大坨相比，实在是太弱小了！

再按照实际PCB的样子（参见1楼），增加8个接地过孔。

2 x4 H3 W1 W1 Y( ]3 I+ f
* H: f4 C! E( n- d看前面的PCB模型有点大，切去一半。

, O8 }2 t# o7 O# ?, W; o- C

funeng3688

经过一些布尔操作；
  y# Z% K5 H  r! T) d设置边界条件、端口、材料属性，3D模型建好了。
. B& U" v( q9 b; u: [3 n. T自检，一次通过。

8 f& C5 K, `0 K8 ?
7 r. ^( N( i7 R- M0 g( e9 q

funeng3688

+ R; P' O% F) Q$ s- L0 n: t设置好解算频点3GHz；
8 j$ ~. |  r, h设置好扫频范围1-5GHz
原始模型仿真结果如下：
: m$ B2 c+ F, g& W% ^
' R; p/ _2 n% i
* ?' v0 w0 v5 ~# Z; `) m: a5 {  |- t, d- R看起来有点象低通滤波器（或者带阻滤波器）啊！插入损耗太大了吧。
1 y0 l/ [6 o. d* \$ [2GHz频段以下，信号还算是正常的。
超过2GHz，插入损耗就急剧增加，并且存在一个零点（3.2GHz）达到20dB，高频段插入损耗就在6dB那里晃悠。

RF_CE

版主又来直播了，围观

shelby

版主厉害，不过10楼好像漏图了

funeng3688

正如一楼所说，要在SMA信号焊盘底部地平面挖空：

' N/ `4 y* D: z& U( X+ e看看中心焊盘下方投影区，地平面确实挖空了！
. w( U2 C/ I6 w! o1 B8 x5 |那仿真结果如何呢？
, t+ v, g+ z$ k1 s# M' {& p$ T  u2 j

funeng3688

' S. j5 u( R* R, i& N% H

8 ?: w) }0 U' Y1 U$ b
插入损耗S21有了明显改善：
5 A3 Z# n/ |& ?: I( H: N3.2GHz的插入损耗零点，从20dB填充到15dB了。
而高频段插入损耗S21，则由6dB减小至2dB以下了。甚至接近1dB。

funeng3688

有限元海量数据算法，3GHz DDR4内存容量32G，
8 c) ^% j, D) GN核M线程4GHz主频酷睿CPU，正猛烈运算过程中，稍安勿燥。

2 w- y2 @  @# j# b  I# f+ s