某射频PCB的表面贴同轴连接器SMA信号质量优化过程

funeng3688

就是这个贴子的一楼检视意见，明确说一定要做3D电磁场仿真优化。
9 \, w  e) e" @8 v& S( |0 u3 V/ g
https://www.eda365.com/thread-196210-1-1.html

funeng3688

" {. R; q; ~0 U* E微带线截面1，标准50欧。
没有问题。
& `2 @5 }% a: ~( h% u# j
$ q$ i1 D" f% m  t0 {4 K+ ]
6 Q6 t1 r% W  H& I7 C, C( B
, u4 W1 S2 r- L/ r8 e
% w; n- \# J* F" I; h" R& T6 m
3 R$ l: L5 T7 ^5 y8 i0 L2 d焊接区截面，平面电容面积很大，对比上面的微带线截面1，就能看出阻抗很低。
9 ^5 X: J, H' W% ~9 ^. P: V严重不匹配。
( r% j1 d+ c0 X! m7 e除此之外，这个区域还承担了地平面回流作用（从PCB地平面回流到SMA接地管脚）。
! B" f; f3 u  d7 b$ s如果接地过孔太远，回流面积很大，相当于串联电感。

! r- X8 C* H! [  `: k& @/ J
2 T# V$ s1 f+ i% Z


0 u: \* H" J& X( P
+ n! P! W4 `( s3 Y虽然阻抗可能高于50欧（根据经验），但由于过渡区很短，约0.5mm，与安装精度有关。
- s6 ]. r* z5 D0 J2 x基本不需要考虑阻抗不匹配问题。
3 p# O( P8 g8 k

8 I6 v1 l( O: _2 j& A
2 V8 N1 A6 F& n( a+ p& _4 E
4 }: b) k3 k5 R3 G+ b5 j! K/ |
2 A( U5 |- [$ j/ x( V7 n9 V
' ~2 U/ ?& y4 |/ x2 B4 S同轴本体截面，标准50欧。

funeng3688

5 j: M6 w* q( }2 ]
6 C! `! j( P6 q多层PCB建模之前要有厚度方向（Z轴）的尺寸位置规划。就是每一层铜皮的Z轴位置在哪？介质两个表面的精确Z坐标是多少？
如下所示：
) a& ^# E; w& Y& I3 F6 X
这样就非常方便后续的3D建模过程。
模型中将三层地铜皮的厚度都设为零，是二维平面，用Profect E边界条件表示。
这种做法的好处是：二维平面永远不会跟3D结构有重叠冲突！后续建模过程少了很多布尔操作。
/ s+ m- E. N; g3 ~. x地平面的厚度为零，对仿真结果的影响很小。
5 U; W2 f! p/ R4 \/ h! M, m% O/ W
但表面Top层铜皮厚度不能设置为零（图中设置为1.4mil），否则会影响阻抗，影响仿真精度。

funeng3688

7 E$ D3 Y7 t  R7 V+ y
3 h3 J- o4 x0 t, \, p' `& ^PCB层叠结构如下图所示：
  J0 r% ~6 f; ~
Top面的芯板，铜皮厚度都是1.4mil。
不清楚Bottom面的芯板，铜皮为什么选择0.7mil。
: M* e6 o, K* D$ j5 ~" r2 J

funeng3688

采用了这种板边焊接的SMA同轴连接器。SMA虽然有引脚，但PCB上没有接地孔，用于表面贴手工焊接。
/ d) a: ~# p2 {0 L, }$ e9 Z  g1.6mm厚的PCB刚好能卡进去，焊好就很稳固。
  A' Q) |0 ?( F- N; S# o5 e

3 }" {! d! d  b& n! n但如果PCB设计不好，信号质量会差得很！
8 j) l9 s6 v5 ?( y$ M. @- _1 A原始RF PCB仿真一下试试看，先HFSS中建模。
. n$ q3 D6 s4 _+ A3 h# b2 `; \9 n

funeng3688

SMA连接器的三个表面贴焊盘建好了：
  l# h) ^) n* M: x4 z" B1 ^! z$ E
0 q; F* U* ], u( L, r' z
, H+ U# _& ^+ [* C' C1 V0 F; Z
  u+ \% s1 D% g8 |3 X

funeng3688

' x4 c; k6 y, ]- j% j增加了同轴SMA的芯导体、teflon绝缘子、外壳导体。
! @+ g: |+ u3 d

funeng3688

Bottom面增加了一整块铜接地。
Top面增加了两个SMA接地脚。
这个模型看起来，好象TOP面的三个焊盘都焊好了！
+ R7 z/ ~2 {, n* E8 c- O  K; }
% j3 u, K: Y3 p& r6 {
8 u; J- C7 T( J3 V7 G, ?3 g

funeng3688

增加了微带线，线宽仅仅11.6mil，与SMA芯线焊好的那一大坨相比，实在是太弱小了！

9 E: H% Z5 l, `7 o, H+ C  P# t' f再按照实际PCB的样子（参见1楼），增加8个接地过孔。

( h. q# B, X% t  D) U/ {% `# Y
看前面的PCB模型有点大，切去一半。
6 f# H! [- ~- n7 e  Z, J
) Z/ v5 r  u2 A5 Q$ U' B5 M

funeng3688

经过一些布尔操作；
设置边界条件、端口、材料属性，3D模型建好了。
4 o* n" Q( Y1 O) Z! p自检，一次通过。
# m4 X! y; u0 ?: C
& v* D! a1 k0 s
5 Y, u: @$ w7 Y2 C# K& h

funeng3688

. [# ?& o: \9 f" s
设置好解算频点3GHz；
% ~6 j4 p6 M4 h( J% O, W. @* g设置好扫频范围1-5GHz
原始模型仿真结果如下：

9 F9 f) P3 v+ l8 y7 d2 D: u1 x, t" T  y
看起来有点象低通滤波器（或者带阻滤波器）啊！插入损耗太大了吧。
4 H/ o5 y. x; I- _& i6 L2 J2GHz频段以下，信号还算是正常的。
超过2GHz，插入损耗就急剧增加，并且存在一个零点（3.2GHz）达到20dB，高频段插入损耗就在6dB那里晃悠。

, }0 z& D9 {7 _! Y" }0 g

RF_CE

版主又来直播了，围观

shelby

版主厉害，不过10楼好像漏图了

funeng3688

正如一楼所说，要在SMA信号焊盘底部地平面挖空：

看看中心焊盘下方投影区，地平面确实挖空了！
5 g! I. q3 e( E8 O) N* |) r那仿真结果如何呢？

funeng3688

插入损耗S21有了明显改善：
  J( f4 A3 ^6 F+ b/ ^4 n3.2GHz的插入损耗零点，从20dB填充到15dB了。
. D# G1 Q, h$ g2 K  ?; D而高频段插入损耗S21，则由6dB减小至2dB以下了。甚至接近1dB。

funeng3688

有限元海量数据算法，3GHz DDR4内存容量32G，
9 \7 u% f  i% O& z4 e/ @% n: MN核M线程4GHz主频酷睿CPU，正猛烈运算过程中，稍安勿燥。
1 [. H7 Q8 D, d& ?