某射频PCB的表面贴同轴连接器SMA信号质量优化过程

funeng3688

就是这个贴子的一楼检视意见，明确说一定要做3D电磁场仿真优化。

4 a+ e2 V* @; D4 ~https://www.eda365.com/thread-196210-1-1.html



& ~' ^  U) y: g, [

funeng3688

; E! x' D' ]+ b% B

微带线截面1，标准50欧。
# ?6 h. I  X0 w2 B4 k没有问题。
  S9 k) A2 f- v5 o* f5 q2 T# g
, W* A) |& i( q' ?

6 B; n6 F% m9 r* \
# |6 F+ A+ ]- V3 z5 s
焊接区截面，平面电容面积很大，对比上面的微带线截面1，就能看出阻抗很低。
, b  P5 I0 f9 l% C严重不匹配。
$ j6 g& w) O* M: w6 K$ _除此之外，这个区域还承担了地平面回流作用（从PCB地平面回流到SMA接地管脚）。
如果接地过孔太远，回流面积很大，相当于串联电感。




0 r+ V1 e* y9 E4 L5 k# N( L
+ ~  Q* o- q: z1 [
虽然阻抗可能高于50欧（根据经验），但由于过渡区很短，约0.5mm，与安装精度有关。
+ x  U3 e" c2 t5 e基本不需要考虑阻抗不匹配问题。

- S& j% T6 Y9 U+ C# C% O
! g# C, b% ^" G' G+ W


1 r0 `8 {' v+ k4 T3 }; f# O2 l. N
同轴本体截面，标准50欧。
5 K! L5 t2 a5 s2 ]: \
( }+ u; z; Q) L! k4 n# x& u

funeng3688

3 e" I  w9 N3 n. P/ a
多层PCB建模之前要有厚度方向（Z轴）的尺寸位置规划。就是每一层铜皮的Z轴位置在哪？介质两个表面的精确Z坐标是多少？
5 z1 t; j5 n! U6 z3 [" ~1 e如下所示：

/ @3 O! N5 J8 `: z这样就非常方便后续的3D建模过程。
模型中将三层地铜皮的厚度都设为零，是二维平面，用Profect E边界条件表示。
这种做法的好处是：二维平面永远不会跟3D结构有重叠冲突！后续建模过程少了很多布尔操作。
地平面的厚度为零，对仿真结果的影响很小。

但表面Top层铜皮厚度不能设置为零（图中设置为1.4mil），否则会影响阻抗，影响仿真精度。

funeng3688

# X+ K& O9 G- c2 EPCB层叠结构如下图所示：

9 N3 J) j+ ~1 v) [Top面的芯板，铜皮厚度都是1.4mil。
8 S5 U6 R) `- B2 F- @  k不清楚Bottom面的芯板，铜皮为什么选择0.7mil。

funeng3688

采用了这种板边焊接的SMA同轴连接器。SMA虽然有引脚，但PCB上没有接地孔，用于表面贴手工焊接。
! ]6 {; i6 ?* D/ t  [1.6mm厚的PCB刚好能卡进去，焊好就很稳固。

6 k2 S4 K7 _* M# a) v
但如果PCB设计不好，信号质量会差得很！
: y9 u7 y" |" ]  b/ S原始RF PCB仿真一下试试看，先HFSS中建模。
- e6 K$ E, p, g# _: w

funeng3688

SMA连接器的三个表面贴焊盘建好了：


7 u3 p$ |1 i+ H7 q# T, b0 s

funeng3688

% f* g' ?8 @1 b! j) i/ L$ b增加了同轴SMA的芯导体、teflon绝缘子、外壳导体。
% K5 v& t! A! r2 K) s/ u
8 M8 T, h  B6 O: n

funeng3688

Bottom面增加了一整块铜接地。
3 ^' n& s$ S# z/ }. ^4 ?3 ?Top面增加了两个SMA接地脚。
这个模型看起来，好象TOP面的三个焊盘都焊好了！
7 i: j/ ?/ O& p! r5 F' x
& j# N" h( X7 f" c3 ^$ u
. Q4 W  K. E$ ^) f" e

funeng3688

增加了微带线，线宽仅仅11.6mil，与SMA芯线焊好的那一大坨相比，实在是太弱小了！
6 g1 w9 c3 G, e5 C0 Z2 B
再按照实际PCB的样子（参见1楼），增加8个接地过孔。
. `- B5 c7 O: g. ^1 }+ x% V, `

看前面的PCB模型有点大，切去一半。
! r' y4 ~% b" P4 L9 x* C- X

funeng3688

经过一些布尔操作；
设置边界条件、端口、材料属性，3D模型建好了。
自检，一次通过。

funeng3688

3 a5 c* z9 r" i: B3 n/ L. V
& @; d) P5 Q1 J# Z& U) I设置好解算频点3GHz；
7 @% R# h4 I. P: I8 _) V设置好扫频范围1-5GHz
' Y( e% Z* ?* w# }) w* D3 E原始模型仿真结果如下：

1 x2 P) y9 g% ^( i1 Z
看起来有点象低通滤波器（或者带阻滤波器）啊！插入损耗太大了吧。
( @5 n9 U  q2 L4 y4 M2GHz频段以下，信号还算是正常的。
. H# j! {# n$ J) a& B" L) Z超过2GHz，插入损耗就急剧增加，并且存在一个零点（3.2GHz）达到20dB，高频段插入损耗就在6dB那里晃悠。
% }/ v3 W, m" H9 u: K* t  W6 W' \$ N
( f: y+ _4 E, h2 S" y

RF_CE

版主又来直播了，围观

shelby

版主厉害，不过10楼好像漏图了

funeng3688

正如一楼所说，要在SMA信号焊盘底部地平面挖空：

- f- B5 E/ h( s! n2 l看看中心焊盘下方投影区，地平面确实挖空了！
那仿真结果如何呢？

funeng3688

( f2 w3 V5 {. _0 u5 [- N3 a+ f5 y
( ^* ?1 _0 E6 Z2 e! w6 V* [
& P5 R9 L. U5 ^: ?3 e) ^6 R

# a2 u: W% @" s; r8 G插入损耗S21有了明显改善：
3.2GHz的插入损耗零点，从20dB填充到15dB了。
而高频段插入损耗S21，则由6dB减小至2dB以下了。甚至接近1dB。
+ ?: F! C9 ]% T: J5 e

funeng3688

有限元海量数据算法，3GHz DDR4内存容量32G，
N核M线程4GHz主频酷睿CPU，正猛烈运算过程中，稍安勿燥。

2 j& U( {% b2 j/ i3 Q4 q