|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
% S0 q1 n1 v% G) v: S8 w
高性能高可靠性倒装芯片的互连新技术.pdf
(1.73 MB, 下载次数: 8)
R6 ~! J# E7 ]1 p3 T电子器件的市场趋势3 V; z" a! r0 J9 l# R# v& T3 s: U
当前，电器和移动AV设备市场上，智能手机和平板PC成长迅猛。智能手机的全球销量从2012年的6.5亿部: w2 q* ]0 N/ j9 R: V% w
增加到2013年的7.9亿部。预计2015年将达到10亿部。类似地，PC的全球销量从2011年的1.2亿台增加到& c( U0 X( H% ?' j2 ~
2013年的1.6亿台。预计2017年将达到4.2亿台。这些移动设备要求一年比一年更高的性能、更多的功能和
( u9 z* r( X' f) F4 v更低的价格。所以，用在CPU、GPU、DSP、AP和RF中的半导体产品规模更大，速度更高、更加密集。
1 t8 Z% O* C& L& ~为此晶圆工艺技术正通过加大晶圆尺寸（即从150mm扩大到300mm或400mm）减少成本，并通过更细的
$ Y# v* w [) |. g; f4 g( r工艺图形（即从90nm到65nm、45nm、40nm、32nm和28nm）改善至更高的集成度、功能性和速度。故: o$ P/ A1 D9 h6 U' A" h; E
与此同时要求更高的电路密度、更高的性能和更低的价格。5 R/ j5 n x0 _( t( w3 p ~
对于集成度较大和速度较高的LSI的成熟技术，有必要开发采用低k材料的隔离技术。但为了满足这些高性) Q+ T2 X# [% d S' c* q) V2 F l
能，由于用多孔和多层结构，隔离变得越来越薄。结果，LSI就变得易脆。另一方面，为了满足高速要求，
' L5 Z9 U+ d7 d/ t2 d* }LSI的电流不断增加。除了芯片尺寸不断缩小外，热密度和功耗也不断增加。所以，对于未来的半导体封1 e4 c k" }2 N& ], E; _7 D7 ?9 c
装，要求解决这些问题，即层间介质的易脆性、高热、高速和低价格。半导体工艺未来的设计规则将进入
$ p* |/ V3 U9 _* Y! i* J8 P" L20nm一代或其下，这将更加脆弱得多。4 F9 @- q) j' H$ j R! Y) q
20nm一代要求的封装技术, f- n- V+ \* x/ t5 C
下一代20nm要求的规范为：
9 C; c2 n' F+ I# f/ [3 R低应力，为了易脆低k层
- R0 |+ p5 M! T# w5 H高热辐射≥5W，为了高性能LSI
: Z2 \3 V+ S3 {! q( @/ J4 u0 u/ [$ V高速度≥10GHz，为了高功能性 % m$ L; H* _- r
% A; C5 ^" `! c* S
1 _& j8 T2 w% x, g8 i8 D# \! M: G
|
|
/1 
发表于 2019-4-2 08:40
收藏
淘帖
支持！
反对！
发表于 2019-4-2 08:48
