捷波公司的电脑主板！（大家来找碴）！！！

elmma

总算可以下了..学习之前看了此帖,很佩服楼主.虽然我看不懂(水平不够).但打开一看,着实让我吃惊,走线拐角全是断接痕迹,看起来不爽的.

cmos

原帖由 elmma 于 2008-3-27 09:17 发表
$ n! Q3 u6 c0 F2 |' v总算可以下了..学习之前看了此帖,很佩服楼主.虽然我看不懂(水平不够).但打开一看,着实让我吃惊,走线拐角全是断接痕迹,看起来不爽的.

2 n6 B  X" O# B在drawing option上钩选cline endcaps就没有断痕了

$ q' m; l4 B) {# S( \9 w

elmma

哦,呵呵.见笑了.谢谢

xhymsg

请教，T分支应该怎么走比较好呢？

conquer98

还需学习呀！
顶下！

xhymsg

原帖由 mzsuper 于 2008-3-27 10:53 发表
layou对主板function的影响应该不大,大概在20-30%
但是大约60%emc问题都可以在layout的时候解决
, O$ A% o/ V/ x0 z  E5 C4 e我们这边都是希望电容的via向里打,减小回路
电容下面如果实在不行也是可以穿线的
只是电感下面是禁止的
. I. o( ~! E/ Q7 ~" T# v2 I" t9 d  D  Q铺铜通常 ...

9 e6 N; Q* A+ D1 A+ e0 V. s/ h是否因为如果从电感下面走线的话，电感的磁场，正好与走线相交，会被耦合？

ccj424

原帖由 xhymsg 于 2008-3-27 10:47 发表
请教，T分支应该怎么走比较好呢？

, O  n" C0 ^8 i- a# K) w

: @+ j% X& ~2 O5 q. s一般情况下我采用填补的方式把他填充成钝角。不知道这样是否能行得通，请高手指点。谢谢！

shandianleo

强烈支持楼主,楼主给了我们这么好的帖子,真是受益匪浅.

yangcanhui07

铺铜原则上不能出现锐角，自动铺铜造成的小尖角，都是需要人工修整的，在高速信号中，都会感应噪声，代入地或电源。
& q$ ]8 @( Q, c& j( X虽然有的时候，这些都是在可容忍的范围，但也是针对不同的设计而言，从layout角度，做一个最 ... [/quote]
% [  G& w+ R$ F
尖角会引起放电,所以要避免。ALLEGRO在铺铜的选项里面不能自动把锐角变成圆弧吗?

superlish

quote]原帖由 yangcanhui07 于 2008-3-27 13:26 发表
% U4 e3 [. w' _ALLEGRO在铺铜的选项里面不能自动把锐角变成圆弧吗?[/quote]
好像动态可以     静态就变不了了

kompella

原帖由 allen 于 2008-3-26 14:55 发表
现在的主板几乎都是公版设计，忽略厂家偷工减料的因素外，在决定主板性能的因素里，layout占了很大比重。
8 a, w. l" G& F8 F5 q( k/ xLZ的做法非常值得大家学习，很多人都是为了搜集资料而下载文件，几乎很少有人去看过到底下载的是什么，很多 ...

; E5 A& U) z% t. ]
# J; I1 R: ?* ^. A7 Q0 I9 w. A说得太好了！真的很赞同我们是处在学习中的状态，而不是一直是想学习的状态。

kompella

我想提一个问题：

7：铺铜最好不要跨越焊盘进入器件内部，并避讳在此类小元件内打via.
  g4 T7 {& c( B" f6 G: o7 S/ ^' U
" n) r3 d7 o; y为什么最好不要跨越呢？通过GND脚进入到器件底部的铺铜算不算跨越？可否再分析指点得详细一些？

我最近用了一块QFN封装的器件，QFN封装特点是底部有一个很大的裸脚GND，Datasheet上指明了这个地方要和地进行紧密连接，以帮助快速散热。所以这个问题我现在很想清楚怎么做才是最好。

xiaopengzi2001

天哪，楼主看的好仔细，我怎么都看不出来呢？