【原创】理性认识SQ的时序仿真功能（不断更新中）_如需转载，请务必征得作者同意

forevercgh

SQ所谓的时序仿真功能事实上是在一个测量和套用公式的过程。
（想起allen版主的一句话：会用软件不代表什么，理解软件的工作原理才是正道----软件中计算的理论基础）
, l$ e" ]* b7 V- U& v+ J# q（顺便提一下，利用Hyperlynx你一样可以实现时序计算，只是更多的工作量要自己去做）

& `; r  y- ~: T* H, m测量：
& h2 L8 Q  b! v% h) O! b& H7 d/ q1.实时的buffer驱动能力设置（slow，typical or strong）
. J: i/ e+ l6 J# Z) ~2 ]  m3 B( F, f2.flight time的选择（max or min）
3.AC test condition的确定
5 w4 O4 R0 R; m! h6 v! g4.修改模型，确保model的正确性
5.注意同时考虑rise and fall edge
; c- ?) Z6 P  J( M6 X. S. u6.skew及jitter的考虑
......

) D' l3 Y) d; V3 n7 a# q) O. R5 D今天先开个头，后面会陆续补上，欢迎大家交流探讨。。。。。。。。。。。。

cousins

hugeme 发表于 2013-12-16 16:06
5 P6 R' h( _0 w6 [' G$ m/ X问下，如果我们直接使用IBIS模型，外接测试负载，测量电压到VMEANS的时间是得到的bufferdelay还是得到的 ...

不要抓Vmeans
抓Vthreshold
timing 应该以读AC threshold和DCthreshold为准
9 _% s6 i( N% n" ]6 }' M通常是包含了TCO的 ，具体你可以咨询供应商
  况且你再设计的时候一定会保证建立裕量和保持裕量，TCO通常是不会大于整体skew的

hero1380

forevercgh 发表于 2008-5-20 12:37
需要罗嗦一个问题，所有的参数的采样点都是pin，而不是die（大家基本都在使用的可不是裸片，没法die上直接 ...

如果说所有的参数的采样点都是pin，而不是die，对于测试来说是方便了，可是和allergo定义的first switch/settle time貌似die啊，如果是pin，那应该是对应图中红圈中的点，不知道我说的对不对。

hugeme

forevercgh 发表于 2008-4-24 10:38
# m) ^, b4 \1 u; w  b9 ?6 \' P兵马未动，粮草先行。
先从时序分析的一些概念入手。
8 R5 ~5 s: T. W- J! Y

问下，如果我们直接使用IBIS模型，外接测试负载，测量电压到VMEANS的时间是得到的bufferdelay还是得到的就是包含logic delay的TCO呢？

forevercgh

兵马未动，粮草先行。
2 f& d+ F, k7 G5 C9 v% r3 P! c先从时序分析的一些概念入手。
1 K6 |, f. N  p) b

tco
# \9 ^2 F) V8 G' a----clock to output delay
7 \: @8 H  ^3 \- p指时钟触发开始到有效数据输出的器件内部所有延时的总和。Tco 包含缓冲延时buffer delay和逻辑延时logic delay。
这是个及其重要然而又被许多人错误理解的问题。
, }  ^* Y; S$ v& Q. K
logic delay
A、B点间的delay就是logic delay，从输入端（A点）的时钟触发到输出缓冲器（B）触发的时间间隔。
! `" z/ Q0 M5 h$ ulogic delay是由IC本身决定的，其延时信息厂家是以SDF（static delay file）文件提供的，在design的那一刻就被工艺参数和电气所决定
/ u' C  X6 F6 C+ lbuffer delay
% W+ z( F- @$ e/ L/ t8 N  NB、C点间的delay是buffer delay，是指信号经过缓冲器达到有效的电压输出所需要的时间，从下图看即为从B点buffer开关的时间t=0点开始，到C点电压达到Vmeas的时间。
buffer delay是和load情况密切相关的，这里看到的是一个50ohm的测试负载，这仅仅是一个例子，不同的芯片其测试条件一般是不同的
; E' V  I: ~4 Q  c- c
* b' }$ B: f5 N( u# B  f% Y0 {许多人误认为Tco就是buffer delay，这种理解是极其错误的。
6 ]- v6 f  I4 w$ p5 k% E

1.负载特性决定了buffer delay的不同（variant due to different load）
2.IC design决定了logic delay的确定（constant）


' K# u* l$ g( o+ g由tco = logic delay + buffer delay 可得，Tco的数值也会随着load情况而变化
  D3 B" ^$ S% c7 d% O! H+ r可我们在datasheet中的tco又是如何得来的呢，这就要讲到AC test condtion的问题，进而讲到修正，Vmeas等等

1 x+ n, S8 L/ b7 `. {" ~% h欲知后事，请听下回分解

stupidboy

什么东西？瞅瞅

stupidboy

非常好的概念分析，感谢楼主

stupidboy

楼主可以解释一下为什么buffer delay 跟负载有关呢？理论一句可否透露一下
0 e  p! L4 B4 q1 d3 k3 x' p3 s本人密切关注中

sleepyingcat

看看!

cmos

问下，SQ是什么？

cmos

原帖由 stupidboy 于 2008-4-24 10:47 发表
- R2 y2 Q6 ?* H; A! j: C楼主可以解释一下为什么buffer delay 跟负载有关呢？理论一句可否透露一下
4 i# u+ L1 m1 r. a% C0 z! c本人密切关注中

6 H% Z2 y" u  h+ x: \4 S8 O6 zbuffer如同一头牛，负载如同车，牛拉1辆车和拉4辆车的速度是不同的。buffer delay如同牛拉车的速度。挂的车太多，负载就过重。挂的车少，牛跑的太快，容易出交通事故，出现过冲。

libsuo

原帖由 cmos 于 2008-4-24 13:29 发表
! _+ V7 M+ V0 X6 I
4 J. v( X2 X/ f4 u
4 [" F  i" l0 h. ?# |3 pbuffer如同一头牛，负载如同车，牛拉1辆车和拉4辆车的速度是不同的。buffer delay如同牛拉车的速度。挂的车太多，负载就过重。挂的车少，牛跑的太快，容易出交通事故，出现过冲。

: b# V8 |6 }) \: J( |牛拉车，这个比喻好。牛过冲了，吊沟里了

libsuo

不过这说法好像有点问题，轻负载时BUFFER输出肯定在设计上要能够保证输出信号的正确性，负载过重时应该会有信号紊乱的情况，不能保证信号正确输出。就好像牛拉的车太重，脱力了。不能保证准时到达，也不能保证每个拉到地方都是原来的样子。
6 r/ P+ q( Y: k( C( f( S" C) g
如果轻负载时也出问题，那岂不是轻负载时的设计也变复杂了。

libsuo

原帖由 cmos 于 2008-4-24 13:17 发表
问下，SQ是什么？

Cadense里面的仿真软件SPECCTRAQuest

cmos

你所说的负载重有信号紊乱的情况，可能源于你的拓扑，每个到达点的不平衡，会影响其他的分支。
负载轻的设计自然复杂，因为buffer都是按照重负载选择的。1拖1在best case肯定会有过冲得问题。
! ]4 e1 [# q" c" z# @
1 Z0 i7 ~6 u+ U$ f) Q8 a而且过冲比重负载更危险，重负载最多时序不对，过冲会打坏芯片。

superlish

支持~~    
搬板凳来学习~