高速时钟分配电路及布线对电源分割的影响

coyoo · 发表于 2012-5-24 13:44

另一个回复：
Is -3.3V the voltage that supplies MPC941 which generates 100MHz clock signal? As long as this -3.3V is not the power plane for the 100MHz clock signal, then there is a problem. In other words, if 100MHz signal is not supplied by -3.3V, the return current will take a ride on the -3.3V plane.

Dandy_15 · 发表于 2012-5-24 14:15

the return current 的参考平面可以是地或电源层，这里的电源与地是指是的Driver的电源正及与负极，你这样理解看有问题吗？
问题是当你把那紫色平面接到时钟的3.3V上没有效果呀？{:soso_e132:}

coyoo · 发表于 2012-5-24 17:17

本帖最后由 coyoo 于 2012-5-24 17:18 编辑

Dandy_15 发表于 2012-5-24 14:15
0 O) S; f1 [ r( N3 ithe return current 的参考平面可以是地或电源层，这里的电源与地是指是的Driver的电源正及与负极，你这样理 ...

这样理解是没有问题的。

所以我拿-3.3V作为时钟的参考平面本身就是个错误，是吧？！

确实啊，直接接到3.3V上没有效果，明天再试试接到3.3V后增加更多的电容试试看看。如果再不行，只好接地了。

elm99 · 发表于 2012-5-25 01:54

将紫色平面，在CLK信号线的两端位置，对GND同时建立交流通路试试

coyoo · 发表于 2012-5-25 10:09

elm99 发表于 2012-5-25 01:54 " r5 O- L* g" `/ T# v2 \1 w; G* |" c
将紫色平面，在CLK信号线的两端位置，对GND同时建立交流通路试试

这个不大容易做到哦，只能尽量靠近，子板插座上有是时钟的终端同时也有紫色平面对于的引脚；只不过起始端，即时钟芯片附近没有过孔。

sandyxc · 发表于 2012-5-25 12:26

时钟分配芯片，有多路时钟信号输出
在各路时钟信号的输出端，增加1000 pF对地电容，可以降低EMI辐射。
另外，如果子板现在没插上来，也就是说时钟信号走到子板接口的位置时，悬空了，这样有天线效应，信号会最大程度反射，建议在时钟信号末端增加对地电阻，做假负载用，再测波形。
新手回贴，仅供参考。{:soso_e100:}

个人认为，时钟信号将能量耦合到参考层，这是正常现象，这与-3.3V电源层无关，不存在设计错误，至多也是个设计不合理。

coyoo · 发表于 2012-5-25 13:01

sandyxc 发表于 2012-5-25 12:26 4 P+ B, `' ^# p6 s6 R, s2 H' }3 N
时钟分配芯片，有多路时钟信号输出2 m! q4 m8 J( [# g4 ~
在各路时钟信号的输出端，增加1000 pF对地电容，可以降低EMI辐射。9 m! o- v' P5 x+ `8 N) g M1 S
另 ...

多谢回复！
以前有块板子使用差分时钟分配器，情况很好，对外基本没有辐射。

在时钟输出端加对地电容会否对时钟质量有影响呢？

sandyxc · 发表于 2012-5-26 09:00

coyoo 发表于 2012-5-25 13:01
& N, ^/ b. P* I, p# r5 ]. p多谢回复！3 ]5 }6 H+ O1 i
以前有块板子使用差分时钟分配器，情况很好，对外基本没有辐射。

会对时钟有影响，可以尝试，看最终情况能不能接受{:soso_e100:}

coyoo · 发表于 2012-5-26 09:56

sandyxc 发表于 2012-5-26 09:00
/ {6 [0 {- w2 V; I2 c0 ?会对时钟有影响，可以尝试，看最终情况能不能接受

看了下布线，在时钟芯片的输出端加电容不是很方便哦，能否在子板的插座上加呢，哪里比较方便，时钟引脚旁边就是地。

sandyxc · 发表于 2012-5-26 11:32

coyoo 发表于 2012-5-26 09:56 ' \* O# d$ l2 K7 W* H6 v
看了下布线，在时钟芯片的输出端加电容不是很方便哦，能否在子板的插座上加呢，哪里比较方便，时钟引脚旁 ...

2种做法，我都见过，之前也为这个查过资料，信号源端或终端都有加的

建议不要急着改版，可以在现有的样板上补焊一些电容，先测试一下，确认了有效且无负作用，再改版。

sandyxc · 发表于 2012-5-26 11:37

coyoo 发表于 2012-5-26 09:56
# ~0 g! B: i, a+ F3 i看了下布线，在时钟芯片的输出端加电容不是很方便哦，能否在子板的插座上加呢，哪里比较方便，时钟引脚旁 ...

另外，是否有尝试过，在时钟信号上做端接？

coyoo · 发表于 2012-5-26 19:30

sandyxc 发表于 2012-5-26 11:32
6 ]9 u; K; V9 u- M2种做法，我都见过，之前也为这个查过资料，信号源端或终端都有加的
0 ?) y4 E5 o% ^' L) x6 \! ]: q
9 b5 L9 {9 c! ~$ @( T6 a" q建议不要急着改版，可以在现有的样 ...

时钟芯片有要求，为了阻抗控制必须串接一个电阻，这个我都按要求加了。

另外，关于焊接电容，你的意思还是在时钟信号和地之间吧？如果是参考平面和地之间，我已经试过很多了，没有效果。

sandyxc · 发表于 2012-5-27 11:54

coyoo 发表于 2012-5-26 19:30 $ q- u) T$ L# ]+ Y/ k
时钟芯片有要求，为了阻抗控制必须串接一个电阻，这个我都按要求加了。
/ S, e3 d0 C9 u% P
. H7 I2 Y! F' s1 Q7 ~另外，关于焊接电容，你的意思 ...

是时钟信号与GND

ztg328 · 发表于 2012-5-27 18:46

mark

Christhenghao · 发表于 2012-5-27 22:39

ztg328 发表于 2012-5-27 18:46 ! ?3 }, q/ s0 Z1 c
mark

1、时钟信号尽量安排参考地层，并且走PCB内层
2、在每路时钟输出串接一低阻值电阻
3、在每路末端加电容

帐号		自动登录	找回密码
密码			注册

高速时钟分配电路及布线对电源分割的影响

浏览过的版块

推荐内容 /1