高速时钟分配电路及布线对电源分割的影响

coyoo

另一个回复：
6 m2 H3 L" j$ y- J8 oIs -3.3V the voltage that supplies MPC941 which generates 100MHz clock signal? As long as this -3.3V is not the power plane for the 100MHz clock signal, then there is a problem. In other words, if 100MHz signal is not supplied by -3.3V, the return current will take a ride on the -3.3V plane.

Dandy_15

the return current 的参考平面可以是地或电源层，这里的电源与地是指是的Driver的电源正及与负极，你这样理解看有问题吗？
7 S  Z: ^4 @& `% G' N7 {问题是当你把那紫色平面接到时钟的3.3V上没有效果呀？{:soso_e132:}

coyoo

" B0 A3 J: R  f) g1 a8 P

Dandy_15 发表于 2012-5-24 14:15
the return current 的参考平面可以是地或电源层，这里的电源与地是指是的Driver的电源正及与负极，你这样理 ...

这样理解是没有问题的。
" B& g. M, p+ ?/ [7 |0 F1 ?) c
所以我拿-3.3V作为时钟的参考平面本身就是个错误，是吧？！
7 v1 s2 r1 v, L8 {$ i& U# M( T
+ U* k. w" Q3 q7 a0 s# J* X

1 F, x( f: q7 \5 ^0 o' G确实啊，直接接到3.3V上没有效果，明天再试试接到3.3V后增加更多的电容试试看看。如果再不行，只好接地了。

elm99

将紫色平面，在CLK信号线的两端位置，对GND同时建立交流通路试试

coyoo

elm99 发表于 2012-5-25 01:54
将紫色平面，在CLK信号线的两端位置，对GND同时建立交流通路试试

这个不大容易做到哦，只能尽量靠近，子板插座上有是时钟的终端同时也有紫色平面对于的引脚；只不过起始端，即时钟芯片附近没有过孔。

sandyxc

时钟分配芯片，有多路时钟信号输出
& g) J# o# I' [- T在各路时钟信号的输出端，增加1000 pF对地电容，可以降低EMI辐射。
另外，如果子板现在没插上来，也就是说时钟信号走到子板接口的位置时，悬空了，这样有天线效应，信号会最大程度反射，建议在时钟信号末端增加对地电阻，做假负载用，再测波形。
& m% |# M( H: [6 P. S! D1 r& l新手回贴，仅供参考。{:soso_e100:}
3 K- z, M1 S- n& V% z
个人认为，时钟信号将能量耦合到参考层，这是正常现象，这与-3.3V电源层无关，不存在设计错误，至多也是个设计不合理。

coyoo

sandyxc 发表于 2012-5-25 12:26
时钟分配芯片，有多路时钟信号输出
. t: P# U3 a) Z7 U在各路时钟信号的输出端，增加1000 pF对地电容，可以降低EMI辐射。
另 ...

- a) P; K, m. h+ W5 t" _多谢回复！
, f: W- v. u+ T以前有块板子使用差分时钟分配器，情况很好，对外基本没有辐射。
$ T% u5 x% s$ _3 ]6 V' D' i! T
在时钟输出端加对地电容会否对时钟质量有影响呢？

sandyxc

coyoo 发表于 2012-5-25 13:01
, I0 O/ x8 S- Y' T7 g多谢回复！
6 ~# A+ i# U( w/ c$ K以前有块板子使用差分时钟分配器，情况很好，对外基本没有辐射。

会对时钟有影响，可以尝试，看最终情况能不能接受{:soso_e100:}

coyoo

sandyxc 发表于 2012-5-26 09:00
4 J0 Z7 V$ F: j1 i' I' a0 P5 x# N会对时钟有影响，可以尝试，看最终情况能不能接受

' X  u- _% z9 T4 U! y; ~% O* e看了下布线，在时钟芯片的输出端加电容不是很方便哦，能否在子板的插座上加呢，哪里比较方便，时钟引脚旁边就是地。

sandyxc

coyoo 发表于 2012-5-26 09:56
: X7 v2 O1 \4 r+ P看了下布线，在时钟芯片的输出端加电容不是很方便哦，能否在子板的插座上加呢，哪里比较方便，时钟引脚旁 ...

$ o8 Z7 B: r4 o9 w- ]" G2种做法，我都见过，之前也为这个查过资料，信号源端或终端都有加的

建议不要急着改版，可以在现有的样板上补焊一些电容，先测试一下，确认了有效且无负作用，再改版。

sandyxc

coyoo 发表于 2012-5-26 09:56
看了下布线，在时钟芯片的输出端加电容不是很方便哦，能否在子板的插座上加呢，哪里比较方便，时钟引脚旁 ...

另外，是否有尝试过，在时钟信号上做端接？

coyoo

sandyxc 发表于 2012-5-26 11:32
0 R/ ?: J9 q# N- P, N+ m" p$ a2种做法，我都见过，之前也为这个查过资料，信号源端或终端都有加的
; A" z% g6 u; l* K) v2 W
3 u4 o; y4 W8 z4 f2 t建议不要急着改版，可以在现有的样 ...

时钟芯片有要求，为了阻抗控制必须串接一个电阻，这个我都按要求加了。
" n8 f# X3 O  K( Z
另外，关于焊接电容，你的意思还是在时钟信号和地之间吧？如果是参考平面和地之间，我已经试过很多了，没有效果。

sandyxc

coyoo 发表于 2012-5-26 19:30
9 ]/ ^. s7 L' U$ Y7 }4 h时钟芯片有要求，为了阻抗控制必须串接一个电阻，这个我都按要求加了。
' J. {+ [6 e, Q, I
* i- ?: D$ m4 N8 o, b- \另外，关于焊接电容，你的意思 ...

8 W$ F( H  w+ B0 I是时钟信号与GND

ztg328

mark

Christhenghao

ztg328 发表于 2012-5-27 18:46
7 `7 ]( b3 U& ]( Nmark

1、时钟信号尽量安排参考地层，并且走PCB内层
, D  i. V8 R- {  ]( d2、在每路时钟输出串接一低阻值电阻
3、在每路末端加电容