关于信号跨分割，为什么在同层不可跨分割，但打了过孔换层后可以参考不同层？求教！

sandyxc

) g; j, W. D/ H. c3 ^
还是跨分割的老问题了

看过一些4层板的PCB文件，常出现一些高速信号换层后跨分割，比如说 1 组USB信号，在 TOP 层参考 3.3V，然后打了 Via 换到BOTTOM 层走线，但参考层变成了GND，这样算不算跨分割？如果不算，那信号如何回流的？
( ~" T6 j! [& E
* t# N( M7 M3 I2 m$ z$ t- w" W* F如果信号不换层，而参考层从 3.3V 变为GND，这无疑属于跨分割，但打了 Via 后，这样的方式为什么可行？

我参考过公版PCB设计，也请教过布线较资深的工程师，证明这种方法是可行的，只是现在找不到理论依据。

* F/ Z% r( B# c# K/ o) v% ?向大家请教了{:soso_e100:}
4 t! m/ }" G$ }8 Y: q
1 k1 a5 u* _& c! H- D8 Q等高手出现了~

3345243

电源和GND之间有平面电容，提供回流路径，不得已而为之

sandyxc

( @) N5 K9 \2 o; @

3345243 发表于 2012-7-18 19:28
) J* f, ?1 z- H/ e& z4 `; ^电源和GND之间有平面电容，提供回流路径，不得已而为之

# M$ |, S. l1 ]6 d5 ]0 h
5 z  }6 b7 y2 V! i5 {4 ^那如果是从3.3V ，就到5V呢，也没有电容

感觉不是电源和地之间的电容的原因。

yejialu

关于这个问题，不管信号是否换层，只要参考层变了，就算跨分割了。如果前后两个参考层电压相同，就在信号换层附近加过孔把两个参考层连接起来，如果电压不同就在信号换层附近加电容，把两个参考层缝合起来。

sandyxc

yejialu 发表于 2012-7-19 10:07
关于这个问题，不管信号是否换层，只要参考层变了，就算跨分割了。如果前后两个参考层电压相同，就在信号换 ...

( [$ s5 e6 M( j4 K9 s- G8 I对，这是最常见，也是最规范的方式，
6 I7 r1 L+ f/ u" [- {
2 N9 v0 [8 ]& z% x$ @" M1 `; m但这种打孔后参考层改变的设计常见到，不知是否合理？
个人感觉，与过孔有关系，但找不到原因。

yejialu

2 h4 }+ O; D. {. e* W5 @7 @& u
2 D" K( }8 U& {; `1 F参考层改变之类的要加电容，而不是过孔。

yejialu

高速信号换参考层必须加，低速信号可以看情况。没地方就不加了。

sandyxc

yejialu 发表于 2012-7-19 11:22
( |, b' Z* o# ~+ P: F1 i高速信号换参考层必须加，低速信号可以看情况。没地方就不加了。

8 K9 l1 X& D4 ~+ u; d最规范的方式是不跨分割，如必须跨分割，则加电容，现在的问题并不是不知道规范的方式是什么
( R: H' u5 K; x# ~+ t8 y8 M8 d2 L
9 B4 B' F2 ^/ A/ x1 w/ L而我现在说的是换层后参考面发生变化，我看过公版PCB设计，里面有这种情况，也请教过布线工程师，都说这种方式是可行的，只是不知道这种方式为什么可行，向大家请教。

qaf98

其实你的问题就是回流路径的问题：
: p. a- p* P/ K9 C1：如同NET，可在信号孔附近加VIA，连接2个参考层。完成最小化回流路径。
% h! h6 R5 V$ ~0 ^; R: l% t6 C2：不同NET，可在几个信号孔附近加cap,返回电流通过电容回到驱动端，最小化回流路径。同时还能减少电源地谐振，或减少电流路径感抗。但COST，空间增加。 不得已为之

sandyxc

qaf98 发表于 2012-7-19 22:09
" G! [6 k0 @% I) U其实你的问题就是回流路径的问题：
/ J- O* Q% ?5 \, G7 P1：如同NET，可在信号孔附近加VIA，连接2个参考层。完成最小化回流路径 ...

" V; D  U+ j$ c+ |' G2 q$ i2 b谢谢这位朋友
你说的是通常的方法。
现在我的问题是，信号打孔过层后，参考层改变了，这个时候也没加缝合电容，又因为我在很多PCB上见过这种设计，所以我认为这是可行的，现在我是想知道为什么可行？

0 k$ d$ a9 c/ i1 q. m1. 信号打孔换层了
: B9 `' n& H! w0 f, |! b2. 参考层改变了
3. 没有缝合电容
9 d0 R0 n. w% N9 p) Y+ c4 y& H. S. T
+ t* B; V7 J# E: E( A一共3点，这种方式为什么可行？

yejialu

对低速信号可行， 高速信号这么做估计行不通， 请问楼主的信号速度

sandyxc

yejialu 发表于 2012-7-20 09:40
对低速信号可行， 高速信号这么做估计行不通， 请问楼主的信号速度

& ?. V- ?" n3 D* n5 ^) q2 [$ H不是低速信号
USB、PCIE、100MHz的CLK，都见到过。
因为我参考的是公版PCB文件，而且是不同家公司的，所以暂认为这种方法可行，但找不出理论依据。
5 i" R+ t) P) ^& T

yejialu

在我们这不允许高速信号这样。

qiangqssong

4楼说的有道理，一般都是这种处理方式！！

sandyxc

求高手出现哦~{:soso_e172:}