找回密码
 注册
关于网站域名变更的通知
查看: 976|回复: 3
打印 上一主题 下一主题

[Ansys仿真] 关于S参数和TDR的问题

[复制链接]

该用户从未签到

跳转到指定楼层
1#
 楼主| 发表于 2024-4-22 15:39 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
各位大佬,真心请教一个问题:两队MIPI线我想仿真一下它们各自的差分TDR参数。我的操作如下:
% q. ]( R5 G  L% B# {/ f1:在siwave里,先设8个PORT(两对MIPI)跑出S参数,导出TOUCHSTONE文件;" j* E9 b. ?8 T9 a
2:在DESIGENER文件中导入TOUCHSTONE文件,然后用DIFFENCE TDR和电阻画好原理图;
$ E4 e8 n, y$ r/ D1 A% X按此方法算出TDR后遇到两个问题不好判断:
. O  C9 `  E- }- ]# s1:使用两组TDR源直接跑出的参数与使用一组TDR(另一组OPEN掉)跑出的结果会不一致;  C+ n9 o& c9 Y; Q# ?
2:如果单独从SIWAVE里直接只跑一对MIPI的S参数模型,再导入到DESIGENER里,跑出的TDR与前面2 U' ?( P- l2 ~4 K8 ?$ ]% Q
    两种方法又不一样(我是用的是2020R1版本)。这样一来将如何判断哪一种方法是正确的?有同事说
7 A+ h% p  o3 V* J/ C   因为MIPI信号是同时工作的,故要按实际的来仿真,即两组MIPI同时跑S参数来做才是正确的;又有同事说,4 z7 [! `8 V, q% l2 `# B. b! m
   TDR反映的是单独差分信号的真实状况,就像做PCB板时,让板厂来做信号线的电阻匹配,也是单独来计算测量的。8 {7 h- _# H. m+ a- C0 d
    哪一种有道理?希望有经验的前辈高手能现身说法一下,不胜感谢!/ i, F' e3 J' a* v8 M

该用户从未签到

2#
发表于 2024-4-23 11:00 | 只看该作者
我有开始学,这个问题也困惑了好久。同问同问

该用户从未签到

3#
发表于 2024-4-26 17:07 | 只看该作者
mark一下,方便查找
  • TA的每日心情
    慵懒
    2021-4-2 15:00
  • 签到天数: 1 天

    [LV.1]初来乍到

    4#
    发表于 2024-6-25 17:36 | 只看该作者
    第1组线与第2组线之间本身存在耦合,只建1组线的端口的时候,另一组线没有对地50ohm端口的内阻特性,相当于悬空的,两组线都建端口的时候,另一组线不是悬空的,这种差异下第1组线耦合到另一组线的S21也是有差异,所以仿真结果有差异。+ W; {7 U/ H8 ?+ M( i& q3 x' Q; S
    另外建端口不同,网格剖分也不一样,计算结果当然有差异。6 J* n+ y) q, V/ I
    还有,两组同时做TDR,1组能量耦合到另一组并和另一组TDR叠加,这和单独做有差异也是正常的。
    ( v1 n  M8 @9 s0 l以上误差一般都比较小,没有必要太关注。就像你为了加快仿真速度,把PCB切小块一样,本身就带入了误差。3 w. n/ `& N3 b7 ?

    ; M! T" h6 g& U7 W, ?& X  e理论上正确的做法:8 i; [7 a& ~# b6 G
    一组网络在仿真时,其他网络应该建端口一起提取S参数,串扰小的可以不考虑,或者切PCB后直接删除其他网络0 K* E) f; V/ Y
    在circuit界面里做TDR的时候,空闲的端口应该用该网络特性阻抗一样的电阻接地,避免悬空* w* @- n2 \8 T, V# h% l( e
    2 X$ Z2 e1 o9 a; p5 \" t4 _( I& s' Q
    关于理论上要不要两组一起仿,个人认为没有必要,
    # \7 y/ C3 r  v" o4 O: b首先前面说的,误差是必然存在的,这么小的误差可忽略,6 V3 Y% |: F) J0 f. Z% t% m
    我们在仿TDR的时候如果要考虑两组线同时工作,那为什么不一起考虑整个板子的所有网络都同时工作的情况呢,而且不同网络之间还不同步,是不是每一种同步情况都要做?那就会有无数种信号时差。同样是网络,难道同一类网络同时工作有串扰要考虑进去,其他网络的串扰就不是串扰?这显然不合理。说极端点,MIPI的CLK和Data之间有上升沿重合的情况,也有CLK上升沿和Data下降沿重合的情况,还有Data电压不变的情况,那是不是分很多种结果?而且CLK和Data之间的时差要不要引入?两组同时做但显然不可能CLK和Data同时发信号啊,做这么真实那已经不是TDR仿真了,而是时域仿真8 K, _! y* p4 u1 J2 ?
    TDR所反应出来的就是PCB自身的特性,工厂打板出来是什么样就已经是固定了,应排除外来干扰因素。

    评分

    参与人数 1威望 +1 收起 理由
    是老雷 + 1

    查看全部评分

    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-10-29 20:41 , Processed in 0.140625 second(s), 25 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表