PCB板PCB板就是PrintedCircuitBlock,即印制电路板，供电子组件安插,有线路的基版。通过使用印刷方式将镀铜的基版印上防蚀线路,并加以蚀刻冲洗出线路。/ `- d, G9 h, B9 _ PCB板可以分为单层板、双层板和多层板。各种电子元件都是被集成在PCB板上的，在最基本的单层PCB上，零件都集中在一面，导线则都集中在另一面。这么一来我们就需要在板子上打洞，这样接脚才能穿过板子到另一面，所以零件的接脚是焊在另一面上的。因为如此，这样的PCB的正反面分别被称为零件面（ComponentSide）与焊接面（SolderSide）。双层板可以看作把两个单层板相对粘合在一起组成，板的两面都有电子元件和走线。有时候需要把一面的单线连接到板的另一面，这就要通过导孔（via）。导孔是在PCB上，充满或涂上金属的小洞，它可以与两面的导线相连接。现在很多电脑主板都在用4层甚至6层PCB板，而显卡一般都在用了6层PCB板，很多高端显卡像nVIDIAGeForce4Ti系列就采用了8层PCB板，这就是所谓的多层PCB板。在多层PCB板上也会遇到连接各个层之间线路的问题，也可以通过导孔来实现。由于是多层PCB板，所以有时候导孔不需要穿透整个PCB板，这样的导孔叫做埋孔（Buriedvias）和盲孔（Blindvias），因为它们只穿透其中几层。盲孔是将几层内部PCB与表面PCB连接，不须穿透整个板子。埋孔则只连接内部的PCB，所以光是从表面是看不出来的。在多层板PCB中，整层都直接连接上地线与电源。所以我们将各层分类为信号层（Signal），电源层（Power）或是地线层（Ground）。如果PCB上的零件需要不同的电源供应，通常这类PCB会有两层以上的电源与电线层。采用的PCB板层数越多，成本也就越高。当然，采用更多层的PCB板对提供信号的稳定性很有帮助。& q- k! E5 O: p$ F( f 专业的PCB板制作过程相当复杂，拿4层PCB板为例。主板的PCB大都是4层的。制造的时候是先将中间两层各自碾压、裁剪、蚀刻、氧化电镀后，这4层分别是元器件面、电源层、地层和焊锡压层。再将这4层放在一起碾压成一块主板的PCB。接着打孔、做过孔。洗净之后，将外面两层的线路印上、敷铜、蚀刻、测试、阻焊层、丝印。最后将整版PCB（含许多块主板）冲压成一块块主板的PCB，再通过测试后进行真空包装。如果PCB制作过程中铜皮敷着得不好，会有粘贴不牢现象，容易隐含短路或电容效应（容易产生干扰）。PCB上的过孔也是必须注意的。如果孔打得不是在正中间，而是偏向一边，就会产生不均匀匹配，或者容易与中间的电源层或地层接触，从而产生潜在短路或接地不良因素。铜线布线过程制作的第一步是建立出零件间联机的布线。我们采用负片转印方式将工作底片表现在金属导体上。这项技巧是将整个表面铺上一层薄薄的铜箔，并且把多余的部份给消除。追加式转印是另一种比较少人使用的方式，这是只在需要的地方敷上铜线的方法，不过我们在这里就不多谈了。正光阻剂是由感光剂制成的，它在照明下会溶解。有很多方式可以处理铜表面的光阻剂，不过最普遍的方式，是将它加热，并在含有光阻剂的表面上滚动。它也可以用液态的方式喷在上头，不过干膜式提供比较高的分辨率，也可以制作出比较细的导线。遮光罩只是一个制造中PCB层的模板。 " b0 Z' X W$ M* L+ { 在PCB板上的光阻剂经过UV光曝光之前，覆盖在上面的遮光罩可以防止部份区域的光阻剂不被曝光。这些被光阻剂盖住的地方，将会变成布线。在光阻剂显影之后，要蚀刻的其它的裸铜部份。蚀刻过程可以将板子浸到蚀刻溶剂中，或是将溶剂喷在板子上。一般用作蚀刻溶剂使用三氯化铁等。蚀刻结束后将剩下的光阻剂去除掉。1 M8 X9 ]9 n0 w; K8 Q 1. 布线宽度和电流一般宽度不宜小于0.2mm(8mil)在高密度高精度的PCB上，间距和线宽一般0.3mm(12mil)。当铜箔的厚度在50um左右时，导线宽度1～1.5mm (60mil) = 2A 公共地一般80mil,对于有微处理器的应用更要注意。 2.到底多高的频率才算高速板？当信号的上升/下降沿时间< 3~6倍信号传输时间时,即认为是高速信号. ?对于数字电路，关键是看信号的边沿陡峭程度，即信号的上升、下降时间，?按照一本非常经典的书《High Speed Digtal Design>的理论,信号从10%上升到90%的时间小于6倍导线延时,就是高速信号!------即!即使8KHz的方波信号,只要边沿足够陡峭,一样是高速信号,在布线时需要使用传输线路论 3.PCB板的堆叠与分层四层板有以下几种叠层顺序。下面分别把各种不同的叠层优劣作说明：第一种情况 GND S1+POWER S2+POWER GND第二种情况 SIG1 GND POWER SIG2第三种情况 GND S1 S2 POWER 注：S1 信号布线一层，S2 信号布线二层；GND 地层 POWER 电源层 第一种情况，应当是四层板中最好的一种情况。因为外层是地层，对EMI有屏蔽作用，同时电源层同地层也可靠得很近，使得电源内阻较小，取得最佳郊果。但第一种情况不能用于当本板密度比较大的情况。因为这样一来，就不能保证第一层地的完整性，这样第二层信号会变得更差。另外，此种结构也不能用于全板功耗比较大的情况。 第二种情况，是我们平时最常用的一种方式。从板的结构上，也不适用于高速数字电路设计。因为在这种结构中，不易保持低电源阻抗。以一个板2毫米为例：要求Z0=50ohm. 以线宽为8mil.铜箔厚为35цm。这样信号一层与地层中间是0.14mm。而地层与电源层为1.58mm。这样就大大的增加了电源的内阻。在此种结构中,由于辐射是向空间的，需加屏蔽板，才能减少EMI。第三种情况，S1层上信号线质量最好。S2次之。对EMI有屏蔽作用。但电源阻抗较大。此板能用于全板功耗大而该板是干扰源或者说紧临着干扰源的情况下。/ R$ H; T2 X& K9 }5 q# ~5 b 4.阻抗匹配反射电压信号的幅值由源端反射系数ρs和负载反射系数ρL决定 ρL = (RL - Z0) / (RL + Z0) 和ρS = (RS - Z0) / (RS + Z0) 在上式中，若RL=Z0则负载反射系数ρL=0。若 RS=Z0源端反射系数ρS=0。 . p# p5 {3 ]# S ; | M. b1 f3 y5 _* q 由于普通的传输线阻抗Z0通常应满足50Ω的要求50Ω左右，而负载阻抗通常在几千欧姆到几十千欧姆。因此，在负载端实现阻抗匹配比较困难。然而，由于信号源端（输出）阻抗通常比较小，大致为十几欧姆。9 x$ }+ }5 W; s; N 因此在源端实现阻抗匹配要容易的多。如果在负载端并接电阻，电阻会吸收部分信号对传输不利（我的理解).当选择TTL/CMOS标准 24mA驱动电流时，其输出阻抗大致为13Ω。若传输线阻抗Z0=50Ω，那么应该加一个33Ω的源端匹配电阻。13Ω+33Ω=46Ω (近似于50Ω，弱的欠阻尼有助于信号的setup时间) 当选择其他传输标准和驱动电流时，匹配阻抗会有差异。在高速的逻辑和电路设计时，对一些关键的信号，如时钟、控制信号等，我们建议一定要加源端匹配电阻。 6 r, ~3 S6 x: x' { f 这样接了信号还会从负载端反射回来，因为源端阻抗匹配，反射回来的信号不会再反射回去。7 {+ a1 A* ^0 m8 c 5.电源线和地线布局注意事项电源线尽量短，走直线，而且最好走树形、不要走环形! A9 e& g7 o4 H" |1 Q" m . n6 h( e. j) w* R; ] 地线环路问题：对于数字电路来说，地线环路造成的地线环流也就是几十毫伏级别的，而TTL的抗干扰门限是1.2V，CMOS电路更可以达到1／2电源电压，也就是说地线环流根本就不会对电路的工作造成不良影响。相反，如果地线不闭合，问题会更大，因为数字电路在工作的时候产生的脉冲电源电流会造成各点的地电位不平衡，比如本人实测74LS161在反转时地线电流1.2A（用2Gsps示波器测出，地电流脉冲宽度7ns）。在大脉冲电流的冲击下，如果采用枝状地线（线宽25mil）分布，地线间各个点的电位差将会达到百毫伏级别。而采用地线环路之后，脉冲电流会散布到地线的各个点去，大大降低了干扰电路的可能。采用闭合地线，实测出各器件的地线最大瞬时电位差是不闭合地线的二分之一到五分之一。当然不同密度不同速度的电路板实测数据差异很大，我上面所说，指的是大约相当于protel 99SE所附带的Z80 Demo板的水平；对于低频模拟电路，我认为地线闭合后的工频干扰是从空间感应到的，这是无论如何也仿真和计算不出来的。如果地线不闭合，不会产生地线涡流，beckhamtao所谓“但地线开环这个工频感应电压会更大。”的理论依据和在？举两个实例，7年前我接手别人的一个项目，精密压力计，用的是14位A/D转换器，但实测只有11位有效精度，经查，地线上有15mVp-p的工频干扰，解决方法就是把PCB的模拟地环路划开，前端传感器到A/D的地线用飞线作枝状分布，后来量产的型号PCB重新按照飞线的走线生产，至今未出现问题。第二个例子，一个朋友热爱发烧，自己DIY了一台功放，但输出始终有交流声，我建议其将地线环路切开，问题解决。事后此位老兄查阅数十种“Hi-Fi名机”PCB图，证实无一种机器在模拟部分采用地线环路。) |: i! A* M" G, a 6.印制电路板设计原则和抗干扰措施印制电路板(PCB)是电子产品中电路元件和器件的支撑件．它提供电路元件和器件之间的电气连接。随着电于技术的飞速发展，PGB的密度越来越高。PCB设计的好坏对抗干扰能力影响很大．因此，在进行PCB设计时．必须遵守PCB设计的一般原则，并应符合抗干扰设计的要求。 PCB设计的一般原则要使电子电路获得最佳性能，元器件的布且及导线的布设是很重要的。为了设计质量好、造价低的PCB．应遵循以下一般原则： 布局首先，要考虑PCB尺寸大小。PCB尺寸过大时，印制线条长，阻抗增加，抗噪声能力下降，成本也增加；过小，则散热不好，且邻近线条易受干扰。在确定PCB尺寸后．再确定特殊元件的位置。最后，根据电路的功能单元，对电路的全部元器件进行布局。 在确定特殊元件的位置时要遵守以下原则： (1)尽可能缩短高频元器件之间的连线，设法减少它们的分布参数和相互间的电磁干扰。易受干扰的元器件不能相互挨得太近，输入和输出元件应尽量远离。 (2)某些元器件或导线之间可能有较高的电位差，应加大它们之间的距离，以免放电引出意外短路。带高电压的元器件应尽量布置在调试时手不易触及的地方。3 p2 D6 T% c2 I* _ (3)重量超过15g的元器件、应当用支架加以固定，然后焊接。那些又大又重、发热量多的元器件，不宜装在印制板上，而应装在整机的机箱底板上，且应考虑散热问题。热敏元件应远离发热元件。 (4)对于电位器、可调电感线圈、可变电容器、微动开关等可调元件的布局应考虑整机的结构要求。若是机内调节，应放在印制板上方便于调节的地方；若是机外调节，其位置要与调节旋钮在机箱面板上的位置相适应。 (5)应留出印制扳定位孔及固定支架所占用的位置。 根据电路的功能单元．对电路的全部元器件进行布局时，要符合以下原则： % ?3 A* V0 X4 H (1)按照电路的流程安排各个功能电路单元的位置，使布局便于信号流通，并使信号尽可能保持一致的方向。4 O& b$ r: j! L7 M( Y3 `8 P+ _ (2)以每个功能电路的核心元件为中心，围绕它来进行布局。元器件应均匀、整齐、紧凑地排列在PCB上．尽量减少和缩短各元器件之间的引线和连接。3 s5 N7 {% [; C9 l) @% W2 f (3)在高频下工作的电路，要考虑元器件之间的分布参数。一般电路应尽可能使元器件平行排列。这样，不但美观．而且装焊容易．易于批量生产。; G H5 a6 f% y3 e$ A4 J0 P- c! V (4)位于电路板边缘的元器件，离电路板边缘一般不小于2mm。电路板的最佳形状为矩形。长宽比为3：2成4：3。电路板面尺寸大于200x150mm时．应考虑电路板所受的机械强度。 2．布线布线的原则如下：) |0 Z \- H3 J (1)输入输出端用的导线应尽量避免相邻平行。最好加线间地线，以免发生反馈藕合。9 J; p$ t4 n5 a6 i1 A8 a (2)印制摄导线的最小宽度主要由导线与绝缘基扳间的粘附强度和流过它们的电流值决定。当铜箔厚度为 0.05mm、宽度为 1 ~ 15mm 时．通过 2A的电流，温度不会高于3℃，因此．导线宽度为1.5mm可满足要求。对于集成电路，尤其是数字电路，通常选0.02~0.3mm导线宽度。当然，只要允许，还是尽可能用宽线．尤其是电源线和地线。导线的最小间距主要由最坏情况下的线间绝缘电阻和击穿电压决定。对于集成电路，尤其是数字电路，只要工艺允许，可使间距小至5~8mm。% z Q3 P% n" m h9 G (3)印制导线拐弯处一般取圆弧形，而直角或夹角在高频电路中会影响电气性能。此外，尽量避免使用大面积铜箔，否则．长时间受热时，易发生铜箔膨胀和脱落现象。必须用大面积铜箔时，最好用栅格状．这样有利于排除铜箔与基板间粘合剂受热产生的挥发性气体。1 \5 t$ _3 E9 u! A+ G! } 3.焊盘焊盘中心孔要比器件引线直径稍大一些。焊盘太大易形成虚焊。焊盘外径D一般不小于(d+1.2)mm，其中d为引线孔径。对高密度的数字电路，焊盘最小直径可取(d+1.0)mm。PCB抗干扰措施印制电路板的抗干扰设计与具体电路有着密切的关系，这里仅就PCB抗干扰设计的几项常用措施做一些说明。 1. 电源线设计根据印制线路板电流的大小，尽量加租电源线宽度，减少环路电阻。同时、使电源线、地线的走向和数据传递的方向一致，这样有助于增强抗噪声能力。 @; b0 o3 e$ V7 d 2．地线设计地线设计的原则是：(1)数字地与模拟地分开。若线路板上既有逻辑电路又有线性电路，应使它们尽量分开。低频电路的地应尽量采用单点并联接地，实际布线有困难时可部分串联后再并联接地。高频电路宜采用多点串联接地，地线应短而租，高频元件周围尽量用栅格状大面积地箔。 (2)接地线应尽量加粗。若接地线用很纫的线条，则接地电位随电流的变化而变化，使抗噪性能降低。因此应将接地线加粗，使它能通过三倍于印制板上的允许电流。如有可能，接地线应在2~3mm以上。 ; V8 c( {! @- a! R1 n) ~2 n# @ (3)接地线构成闭环路。只由数字电路组成的印制板，其接地电路布成团环路大多能提高抗噪声能力。/ h) |4 C" d! B/ Q' k6 I5 V 3 退耦电容配置PCB设计的常规做法之一是在印制板的各个关键部位配置适当的退耦电容。退耦电容的一般配置原则是：2 Y/ g! \$ X0 d: Y4 C' i* G6 M ( Y; F( _8 D$ D' r1 G( B5 J (1)电源输入端跨接10 ~100uf的电解电容器。如有可能，接100uF以上的更好。 (2)原则上每个集成电路芯片都应布置一个0.01pF的瓷片电容，如遇印制板空隙不够，可每4~8个芯片布置一个1 ~ 10pF的但电容。 (3)对于抗噪能力弱、关断时电源变化大的器件，如 RAM、ROM存储器件，应在芯片的电源线和地线之间直接接入退耦电容。 (4)电容引线不能太长，尤其是高频旁路电容不能有引线。 此外，还应注意以下两点： (1)在印制板中有接触器、继电器、按钮等元件时．操作它们时均会产生较大火花放电，必须采用附图所示的 RC 电路来吸收放电电流。一般 R 取 1 ~ 2K，C取2.2 ~ 47UF。 (2)CMOS的输入阻抗很高，且易受感应，因此在使用时对不用端要接地或接正电源。 |
/1 
关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )
GMT+8, 2025-9-24 18:12 , Processed in 0.140625 second(s), 29 queries , Gzip On.
地址:深圳市南山区科技生态园2栋A座805 电话:19926409050