EDA365电子论坛网»电子社区 › EDA工具&PCB设计› Cadence Allegro论坛

Cadence Allegro论坛今日: 0|主题: 34071|排名: 3

版主: superlish, flyingc381, huxiao119, dzkcool, alexwang, 這侽孓譙悴丶, 阿杨, eda_lxp, peter1121, 紫菁, Heaven_1

推荐主题

1 ... 37 38 39 404142 43 44 45 ... 1363 / 1363 页下一页

最新 \| 热门 \| 热帖 \| 精华 \| 新窗筛选：全部主题全部时间排序：最后发表 \| 显示置顶


器件焊盘上走线单边靠的原理	Lora 2024-4-19 17:45	0 171	Lora 2024-4-19 17:45
征集PCB LAYOUT面试题目 28人参与 ...2	liaoweiting 2009-6-2 07:54	25 6499	sealaugh 2024-4-19 15:27
allegro23.1中，在orcad中修改后，通过update pcb，很容易闪退 3人参与	tangqianfeng 2024-4-10 13:40	3 559	waiwai788 2024-4-19 11:05
一本比较详细的Cadence Allegro 15.X PCB仿真教程 1人参与 - [阅读权限 30]- [悬赏 30 金币]	sarryfu 2008-9-27 23:01	2 192	RD_Layout 2024-4-18 10:07
Allegro模块服用问题 3人参与	Devin-G 2024-4-16 14:45	3 662	DcmeetX5AQ15690 2024-4-17 22:29
谁能帮我把pcb格式的文件转成allegro的brd 3人参与	wolf343105 2024-4-17 11:48	3 512	Jamie_he2015 2024-4-17 17:21
Allegro17.4 PCB导入第一方网表就报错，强制退出 3人参与	Apphia 2024-3-24 18:53	4 794	Apphia 2024-4-17 14:57
求助如何将HTML格式转为TCF格式文件导入Cross Section 2人参与	逸步舞秋风 2019-11-23 12:20	3 836	Dc2024041730a 2024-4-17 13:51
Allegro16.6设置MGRP之后，在ALL打开的层面会有一块等长区域，怎么去掉啊 19人参与 ...2	Monet 2018-5-15 14:26	19 3219	kakala 2024-4-17 10:06
在Allegro中设计的元器件的实际大小如何测量？ 47人参与 ...2	mingxunyang 2010-7-20 10:14	17 5340	beckey 2024-4-17 07:59
请教下allegro如何处理背钻 111人参与 ...2 3 4 5 6..8	jacekysun 2015-6-11 15:20	110 22004	lct李春桃90 2024-4-15 17:15
cadence17.2软件卸载了ODB++插件之后再重新安装安装不上 3人参与	冰果儿 2024-4-11 18:19	5 585	pcb设计worker 2024-4-15 14:41
具有分支的T型走下，需要避免直角么？如何实现呢 6人参与	iliketolearn 2024-4-11 12:57	7 657	vimgcc 2024-4-15 11:00
打完cadence17.4最新补丁019后，还是英文，怎么改为中文 20人参与 ...2	457958672 2021-7-22 09:48	25 9375	l1326683582 2024-4-14 14:59
求助，CADENCE17.2打不开SIGXPlorer 7人参与	SSA 2022-3-17 18:58	12 1281	KKKp1998 2024-4-14 02:34
allegro match group 等长是显示黄色的网络约束不了 9人参与	xl917350795 2019-6-25 16:49	10 5156	xuezhile 2024-4-13 23:16
Mentor EE 7.9.5安装报错怎么办？ 1人参与	qq20240328 2024-4-13 11:43	1 307	qq20240328 2024-4-13 11:47
SV660伺服 1人参与	lilinsen 2024-4-12 10:04	1 356	xygongkui 2024-4-12 10:26
求大佬分享16位DDR4正反贴扇出方式！！ 2人参与	Devin-G 2024-4-11 10:40	4 702	Devin-G 2024-4-11 18:46
可以给 DFA_Bound_Top 定义高度吗？ 1人参与	Draculanj 2024-4-11 13:38	1 610	aarom 2024-4-11 15:17
Allegro V17.2 導出PDF組裝位號圖 3人参与	fa888 2024-4-10 16:39	3 748	like21s 2024-4-11 10:40
像这种via在焊盘上为何检查不出来啊？ 6人参与	tangqianfeng 2024-4-9 17:05	9 760	aarom 2024-4-11 04:12
3D封装模型影射，换了一个项目又要重复操作吗？ 6人参与	vimgcc 2024-4-9 16:18	11 525	回忆是老fsaer 2024-4-10 15:40
Cadence 做库 Thermal relief 和Anti Pad 问题 4人参与	yu3436 2024-4-8 09:36	3 647	aarom 2024-4-10 13:53
关于home路径指定无效的问题？ 4人参与	后青春继续传说 2022-12-12 11:25	14 2882	Erick14 2024-4-9 16:59