EDA365电子论坛网»电子社区 › EDA工具&PCB设计› Cadence Allegro论坛

Cadence Allegro论坛今日: 2 |主题: 34096|排名: 4

版主: superlish, flyingc381, huxiao119, dzkcool, alexwang, 這侽孓譙悴丶, 阿杨, eda_lxp, peter1121, 紫菁, Heaven_1

推荐主题

1 ... 39 40 41 424344 45 46 47 ... 1364 / 1364 页下一页

最新 \| 热门 \| 热帖 \| 精华 \| 新窗筛选：全部主题全部时间排序：最后发表 \| 显示置顶


Allegro17.4 PCB导入第一方网表就报错，强制退出 3人参与	Apphia 2024-3-24 18:53	4 829	Apphia 2024-4-17 14:57
求助如何将HTML格式转为TCF格式文件导入Cross Section 2人参与	逸步舞秋风 2019-11-23 12:20	3 849	Dc2024041730a 2024-4-17 13:51
Allegro16.6设置MGRP之后，在ALL打开的层面会有一块等长区域，怎么去掉啊 19人参与 ...2	Monet 2018-5-15 14:26	19 3329	kakala 2024-4-17 10:06
在Allegro中设计的元器件的实际大小如何测量？ 47人参与 ...2	mingxunyang 2010-7-20 10:14	17 5430	beckey 2024-4-17 07:59
请教下allegro如何处理背钻 111人参与 ...2 3 4 5 6..8	jacekysun 2015-6-11 15:20	110 22263	lct李春桃90 2024-4-15 17:15
cadence17.2软件卸载了ODB++插件之后再重新安装安装不上 3人参与	冰果儿 2024-4-11 18:19	5 608	pcb设计worker 2024-4-15 14:41
具有分支的T型走下，需要避免直角么？如何实现呢 6人参与	iliketolearn 2024-4-11 12:57	7 696	vimgcc 2024-4-15 11:00
打完cadence17.4最新补丁019后，还是英文，怎么改为中文 20人参与 ...2	457958672 2021-7-22 09:48	25 9555	l1326683582 2024-4-14 14:59
求助，CADENCE17.2打不开SIGXPlorer 7人参与	SSA 2022-3-17 18:58	12 1318	KKKp1998 2024-4-14 02:34
allegro match group 等长是显示黄色的网络约束不了 9人参与	xl917350795 2019-6-25 16:49	10 5206	xuezhile 2024-4-13 23:16
Mentor EE 7.9.5安装报错怎么办？ 1人参与	qq20240328 2024-4-13 11:43	1 318	qq20240328 2024-4-13 11:47
SV660伺服 1人参与	lilinsen 2024-4-12 10:04	1 365	xygongkui 2024-4-12 10:26
求大佬分享16位DDR4正反贴扇出方式！！ 2人参与	Devin-G 2024-4-11 10:40	4 713	Devin-G 2024-4-11 18:46
可以给 DFA_Bound_Top 定义高度吗？ 1人参与	Draculanj 2024-4-11 13:38	1 621	aarom 2024-4-11 15:17
Allegro V17.2 導出PDF組裝位號圖 3人参与	fa888 2024-4-10 16:39	3 754	like21s 2024-4-11 10:40
像这种via在焊盘上为何检查不出来啊？ 6人参与	tangqianfeng 2024-4-9 17:05	9 772	aarom 2024-4-11 04:12
3D封装模型影射，换了一个项目又要重复操作吗？ 6人参与	vimgcc 2024-4-9 16:18	11 548	回忆是老fsaer 2024-4-10 15:40
关于home路径指定无效的问题？ 4人参与	后青春继续传说 2022-12-12 11:25	14 3032	Erick14 2024-4-9 16:59
OrCAD与Allegro交互布局的时候如何不放大？ 3人参与	iliketolearn 2024-4-9 11:01	3 548	iliketolearn 2024-4-9 16:43
寻pcb layout设计人员.会allegro 26人参与 ...2 3	wolf343105 2023-12-4 15:05	32 3326	yyy123456 2024-4-9 11:09
螺丝孔焊盘增加一圈VIA孔作用 8人参与	Layout妞修养 2024-4-7 15:50	12 1017	yyy123456 2024-4-9 11:07
PCB（Allegro ）与原理图（OrCAD Capture CIS）联动 4人参与	shi646571959 2023-7-25 09:58	3 970	wcx 2024-4-8 22:09
about 17.4 hotfix 38 5人参与	penny190 2023-11-2 11:34	6 1707	tianyun69 2024-4-4 16:16
请问在做封装的时候，Assembly层可以不做么？ 9人参与	iliketolearn 2024-3-29 16:11	13 924	林果果 2024-4-4 15:16
请教怎么看布线密度 7人参与	promissingwh 2024-4-2 13:38	13 1027	Dc202305294a 2024-4-3 18:01