★★★ 大家一起学PADS （一）★★★......【有问必答贴】

qisaiman

: ]& x; ]. q7 d& A5 H( X; `: v$ T
用的是4.0版本，转过来的pcb能够打开，不过把其中封装保存到库里，再编辑的时候没有外轮廓，不知怎吗回事，大家试试看，有没有这个问题。
, f. T! k% A$ O5 ~% ]9 n1 E
jimmy:
- \& H2 h% i7 @, e$ n
元件库的外框设置在丝印层，你没有打开丝印层的color ,所以不可见。
$ a1 @( I! R) P4 I- [7 \( b% k
把相关层的color打开就OK了

luobin123

  n! r, Z0 g+ \+ S问过简单的问题。。Layout中不是有自动布局和自动不线吗？
但我没找到自动布线在啦。。麻烦版主指点12.。。
( C' S% `! V" u2 V5 ~% ?/ D$ K( r
( \1 c3 d1 D" D! Q9 ]$ v  g
jimmy:
, ^$ y4 n( I5 T
在router软件里面进行。

wangsong117

封装转换问题
用的是4.0版本，转过来的pcb能够打开，不过把其中封装保存到库里，再编辑的时候没有外轮廓，不知怎吗回事，大家试试看，有没有这个问题。
3 o6 U! n# T- }/ h
你封装外框所在层的颜色可能设置的是黑色,和底色一样,随意看不到~
; V8 |6 f, P: ~5 h2 |' J: V改一下丝印层的颜色就可以看的到了吧~

qisaiman

谢谢 我试试

jimmy

原帖由 hanicesnow 于 2008-9-24 14:53 发表
$ n1 Q* ^0 ]6 f+ J+ U$ b/ V我用的是2007,别人用2005设计的板子,我用2007打开这个板子,用ORCAD10.5输出网表,再导入到这个板子中,
原理图中更改的地方在PCB中没有显示.为什么啊.请楼主帮忙.为什么还将EGND网络自己删除了.这不是白改原理图了吗, ...

! K# p9 c& F: Z. l. ]对ECO对比时还要选上UPDATE，这样就可以将PCB与原理图一一对应。
& C: t. g7 q! l" H. M
6 o+ @" S2 x2 k" eEGND网络自己删除了是你在原理图上面没有进行连接。

jimmy

原帖由 hanicesnow 于 2008-9-24 14:53 发表
我用的是2007,别人用2005设计的板子,我用2007打开这个板子,用ORCAD10.5输出网表,再导入到这个板子中,
& ]& l, R2 N! C. p2 Y; Y原理图中更改的地方在PCB中没有显示.为什么啊.请楼主帮忙.为什么还将EGND网络自己删除了.这不是白改原理图了吗, ...

2 [2 m) _1 H) P1 i, {% @# l
在ECO对比的时候，要选上UPDATE。
# y( Q7 w+ `) D: a. c4 }
3 u: w/ l0 {% J" u* V% `/ e  r  l. y
EGND网络被删除是因为你在原理图没有连接此网络。

jimmy

已有QQ群：28326856

jimmy

自建封装方便管理，标准化。

jimmy

多请教高手吧
/ B/ y3 J& M- J" W; f# M# b
好的设计习惯不是能用文字表达得清楚的。

就像好的生活习惯一样

jimmy

原帖由 思齐 于 2008-9-26 10:59 发表
钻孔对问题
看到一般的PCB,都设有有限的几个钻孔对,如8层板,设1-2、2-7、7-8、1-8，可有些信号只到3层，或4、5层的，什么也要用2-7的钻孔呢？
还有个“地”的问题
手机中有模拟地和数字地，它们是布在同一层还有不 ...

( A! o4 G; k4 t5 q- k( x这是盲埋孔常识。相关的资料可到群共享下载（PADS手机盲埋孔设计资料）

" d0 f# A- x% \; s( C* X7 Z. o# B- @模拟地与数字地分开，最后在单点接地这是老生常谈的经验，相关资料可在论坛上面找到。

jimmy

原帖由 loveineda 于 2008-10-10 13:18 发表
. ~$ {8 y7 ^6 q7 C. W( R初次使用PADS，出现如图中央的问题，左边的电容和右边FPGA不能正常连接！
可能是我的走线比FPGA的管脚要粗吧，导致在DRP模式下，出现FPGA这边用非常细的线来连接
" ?  s- k0 R1 L3 J7 h这个问题能在开DRC模式下解决吗，有的话，告诉我方 ...

4 H; H9 v% G3 I3 C7 E1 W- U8 A- ^那是因为你设置了安全间距不当的原因。比如你的FPGA的元件脚间距才6mil，而你的安全间距值设了10mil 或6mil以上，而又开启了DRP走线的话，当然无法连接。

+ S1 q  ?. |4 K; c8 [- k; D+ C我很少开着DRP走线。都是设置好显示栅格和设计栅格好，利用栅格的功能来进行走线。很少修线。

jimmy

原帖由 maozhiqiang 于 2008-10-22 15:02 发表
) |* z8 H9 {. s( t* v5 O5 k9 NValue值显示问题
最近画了一块板，线也弄完了，最后时，老板要求出图制版是显示出VALUE值来，
, ]$ D: }5 N) f* u. |9 o' b9 }& W3 Z我用allegro画的原理图，PADS布的线，现在板子布好了，想加进去VALUE值，却不可以；
0 y& E9 Z) w( K1 `7 A5 ]5 U, y关键是我最开始导网表是没在后面 ...

) X$ @; U7 B3 r+ \, x
/ `& {- K4 \4 A用ORCAD重新生成NET，再导入进行对比，更新是可以做到的。

jimmy

原帖由 古域清流 于 2008-10-22 20:07 发表
- p1 a( ^" d* g& G+ ?" [' k: D请问有尊敬的版主，我在使用LOGIC的时候，为什么不能接地？？按右键选地的时候弹出一个窗口,提示:
, q! I6 k; D5 f; M3 Apin discrepency    decal gatefor gate number#   
( p' x/ k  @2 |: z8 N  R还有就是我画线的时候可以在线走到一半的时候双击左键悬空,而 ...

7 O9 K- e( `3 }. @" ^
可以接地。画走线的时候按SHIRT+空格就可以了，TAB可以进行却换.
8 \$ ~7 i& [3 \" {, }* K. E/ k$ d
请用默认设置。

jimmy

原帖由 maozhiqiang 于 2008-10-27 15:58 发表
: I. f* e2 f6 V7 [  K$ N9 b" r求助:网表问题
6 j% H" D3 G% R7 [7 ^重新装了下电脑结果,输出网表时提示      :
+ f. q1 {# [1 g6 w; @/ Y8 RDesign Name: D:\资料\复件 FINAL.DSN
[FMT0012] Can't open first output file
$ b# G' H6 O' ~4 g#各位碰到过没有,帮忙啊,先谢谢拉!
" _. X& J7 v/ z! D# A# R
3 C! r4 p4 q- s  J斑竹救命

  J3 s# l9 v* c1 S. @
请将FINAL.DSN改为FINAL.ASC

jimmy

原帖由 qisaiman 于 2008-10-27 20:33 发表
! `. X9 M7 ?$ E% {8 u用的是4.0版本，转过来的pcb能够打开，不过把其中封装保存到库里，再编辑的时候没有外轮廓，不知怎吗回事，大家试试看，有没有这个问题。13260

! r+ D8 U, {" D( \
6 M( L- w. h% g: l- |7 c因为转过来的封装的2D线是放在顶层丝印层，而默认的显示顶层丝印层是没有设置COLORS的，你把顶层丝印层的COLORS打开就可以看到了。