★★★ 大家一起学PADS （一）★★★......【有问必答贴】

Audio_diy

LZ 你好!是一个初学者,目前遇到的问题是在PADS中做库文件的问题
! ^+ v2 F' T- _每次按照买的<<ADS 2005电路设计入门与应用>>建立元件库,但点击Check Part 自检时,报错.请指教!!

青虫

creat like union和make like reuse两个有什么区别creat like union在看过教程后，觉得和make like reuse很类似，真是这样吗？希望知道点的人讲解讲解2者之间的区别。

zltwin

由于层面比较多，如何在PADS 2007里面设置层面快揵键啊

jimmy

原帖由 suguanhai 于 2008-11-26 22:17 发表
* K4 P/ @# ?9 f3 f请教下楼主,这个PCB应怎样布局才好?新手不知如何下手

% T7 _! p* M. q
1，先放固定件，如按键，输出输入插座，显示屏插座
2，模块化布局。将与各接插件有连接关系的IC和相关元件靠近各接插件摆放
3，将主芯片，RAM根据电路连接关系（性能的重要性），比如居中摆放或是靠近相关的电路模块

jimmy

原帖由 yzl624358 于 2008-11-26 22:31 发表
3 W, c3 _0 @9 _( Yqq群加不进去！

8 M) q$ j' O3 `3 q8 S人已满，请加入分群。

jimmy

原帖由 suguanhai 于 2008-11-26 22:38 发表
( x1 h; R: d6 F2 Z& l+ Y拒绝加入呀

: {3 q: a1 d" ^3 e# P5 t2 I主群已满，请加分群

jimmy

原帖由 Audio_diy 于 2008-11-30 14:06 发表
7 B# I* B& G5 n5 E9 A& } LZ 你好!是一个初学者,目前遇到的问题是在PADS中做库文件的问题
' A5 @  K1 d6 l8 K- V每次按照买的建立元件库,但点击Check Part 自检时,报错.请指教!!

请将报错信息发上来

jimmy

原帖由 青虫 于 2008-12-2 17:55 发表
creat like union和make like reuse两个有什么区别creat like union在看过教程后，觉得和make like reuse很类似，真是这样吗？希望知道点的人讲解讲解2者之间的区别。

+ {1 A% |* A' R4 f  y4 s" d/ v两者不同。

creat like union主要是用来布局时使用。比如有些成熟的模块化电路为了避免layout者将重要元件放到其他模块电路去，
' p, V2 V% K% K硬件工程师或资深的PCB工程师会将这部份成熟电路做成union,这样子可以避免新手布局犯一些常规的错误。提高布局效率和时间。
( V4 Z, a8 Y: O: d, @: T6 c
make like reuse主要是复用，比如有些RF电路是成熟，稳定，其他机型可以完全复用此电路布局和布线。所以常用成熟电路的布局布线做成reuse,方便下次复用。

2 G. x) E* w4 T
0 x; n5 \( [0 b8 B/ {7 \两者主要的不同点是：union主要针对新机型的布局，reuse主要是针对类似的机型借用以前的布局。
6 X# P" q# {! u0 Y& H1 p6 B& }. M, D
如果是新机型，以前没有同样的电路，相同的布局布线，make like reuse就没有必要了。

jimmy

原帖由 beauty201 于 2008-12-3 17:54 发表
请问版主的28326856群为什么拒绝加入新成员呢

人员已满，请加入分群。

jimmy

原帖由 zltwin 于 2008-12-4 15:38 发表
由于层面比较多，如何在PADS 2007里面设置层面快揵键啊

, r/ ^1 f6 V8 `4 t8 B$ [6 L6 h$ @
1 @) U& b4 |/ N3 `2 }! rLn
6 ~6 d" h9 D$ d4 [" Y- `$ _5 H6 H
n是你要切换的层
" R, z6 Q5 ?& v
. f2 b* G8 [; h1 e- o比如你要切换到第3层，请输入：L3
0 i" w' {/ U; w然后回车

zangyongchang

原帖由 loveineda 于 2008-10-10 13:18 发表
初次使用PADS，出现如图中央的问题，左边的电容和右边FPGA不能正常连接！
2 d1 `& [! H& f6 y9 l6 @" \( _可能是我的走线比FPGA的管脚要粗吧，导致在DRP模式下，出现FPGA这边用非常细的线来连接
+ [% u9 P5 I3 Y1 o这个问题能在开DRC模式下解决吗，有的话，告诉我方 ...

1 |7 o; y; a, J6 M我仔细看了一下发现，两个元件不在一个层，电容在底层BOTTOM。IC在TOP顶层

zangyongchang

那不是错，是正常的！

zltwin

由于层面比较多，想通过设置快揵键来查看各个层面，请问有没有这个设置啊