|
求高手帮忙
我在处理DDR的时候,由于是用ORCAD生成的,所以在pin pair中有一些不能满足要求,例如:
7 U1 o3 J$ ]; x2 _" |+ ] | DDR IC1 |* M6 |3 N9 ^& o2 h" G
source(ADD0)--> | DDR IC2 | Pull up(1.25V)
% l2 v! k1 y5 V( V. c, W- a- e$ h) v | DDR IC3 |" A& W0 O* k/ m5 D. K g
| DDR IC4 |
; |* W b2 t% b2 |即:ADD0上拉,ADD0至DDR IC 1/2/3/4等长,但是在Pin pair中出现的是:ADD0-->DDR IC1 DDRIC1-->DDRIC2 DDRIC2-->DDRIC3 ADDO-->DDR IC4 DDR IC2-->+1.25v.是不是我必须得到ECO下一个个的更改 Pin pair呢?即改成:ADD0-->DDR IC1 ADD0-->DDR IC2 ADD0-->DDR IC3 ADD0-->DDR IC4 ADD0-->+1.25V,然后设定布线规则。着急啊! _5 Q6 g$ |1 c- P
/ d( M8 ^' J, G; P; o
回复:
9 h. ?. z' [" X* A2 K. T' \& b你的pin pair有点怪,你能否将这部份的原理图截图上来呢/
8 r: I. b, I2 y+ f
8 S7 B! W. ~/ f* \$ H8 h如果你的网表就是ADD0-->DDR IC1 DDRIC1-->DDRIC2 DDRIC2-->DDRIC3 ADDO-->DDR IC4 DDR IC2-->+1.25v,) v' ?) }7 |& e1 |: T
, H2 M; h$ ]4 G$ J# A, j* s
是不允许改ECO的,那样会改变了整个的连接关系.
6 E' v6 X! S6 A) ~* r9 a, g4 X7 x- G+ K1 o* c; W
建议你把这部份的图纸发图上来.' f R. P6 i) c( D( a% |/ {8 f
. m5 z$ j7 K* C/ k3 R, ~$ ~
[ 本帖最后由 jimmy 于 2008-12-23 21:04 编辑 ] |
|