晒作品(1对2DDR，并列)

Apple0988 · 发表于 2018-10-19 14:52

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

晒作品了，高手过来看看，1对2DDR，并列等長做完了，ADDRESS誤差100Mils，DATZA誤差50Mils，歡迎大神批評指教。

Wang200808 · 发表于 2018-10-19 16:51

优点我就不说了，说几点缺点。
1.这是ddr2的常规做法，若是ddr3这种没法用要用串推式走法，地址小组要同组同层。
2.布局还能再紧凑一点。在近点滤波电容没有布局完就开始布线，后期浪费时间优化布局。
3.建议习惯用5mil的常规线宽，要考虑加工的公差和工厂匹配阻抗而调整线宽。
4.目前作品中未达到3W规则。尤其是绕蛇形线用3倍线间距。
这样的方案，要多加修改。这种情况是无法拿来使用的。

kevin890505 · 发表于 2018-10-23 14:30

基本算及格了，问题不少。
1，这个引脚分布应该用菊花，虽然2个菊花，T型都可以。当然你可能只是试试你的等长策略。
2，用MATCH GROUP也不复杂，可以尝试我发的skill，只需要5秒设置完。
3，等长是时序手段，而不是目的，不绕等长才是最好的，所以画完先优化走线走向看还能缩短不，而不少直接找出最长的直接把其他线长网上靠，同样的，DQ+DQS要求的是组内等长，而不是所有bit等长，0-7即可，而且合理利用组内的DQ互换原则，可以大幅度降低走线长度和绕线复杂程度。我没试，但这么弄出来的绝对比现在好。
4，同上，有了同组同层，你的DQ就简化了，DQS也不用在表面走那么远，这个在高频时候还要考虑表层内层传输速度+过孔长度问题，没必要复杂化
5，相对于时序同样重要的还有阻抗，串扰之类的，临层处理原则是十字交叉，，同向的话错开走亦可。
6，同样的，绕线也是串扰，间距X3以上，时钟有空间继续拉大。你等长做好了，时序好点，但是绕线自己反复耦合信号会很差，眼图将来一塔糊涂，可能还不如不做。

Apple0988 · 发表于 2018-10-19 16:46

leleeda 发表于 2018-10-19 16:30
6 b+ u0 M B& b9 r+ W C我觉得那个回复说的没有问题啊，本人画了N多年板，接触的也有上千块单板，各种ddr都见过，各种变态要求也遇 ...

好吧，这位大哥说的也有道理，我以前的公司也是都是你说的这种模式，但是我们广达有一件式shielding罩住走线，都是因为我司的一些规范，参考层不相迭也行，您建议的方式该是几层板，我没有放入shielding罩住给这个档案。

T点的教学，我们老早就在PADS上面实现过了，ALLEGRO的原厂指导也有使用T点，但是你去看我里面的设定，使用PIN PAIR，从CPU看到第一个DDR，再从CPU看到第二个DDR，我最早也是使用T点，但是现在不使用ALLEGRO最进阶版本的设定，就可以实现这种等长，希望您可以理解。碍于我司的一些限制，导致于这种局面，如果可以选择，我觉得走正面背面也是一种选择，我们射频部门的限制太多，天线都在表层散射。可能观点不同，这是一种限制，我到你司就用你们的作法。一种无奈的回答。

Colbie · 发表于 2018-10-19 15:27

本帖最后由 Colbie 于 2018-10-19 15:37 编辑

总体很不错，因为布线层数相对较少，有一定难度。
建议：1，中间T点的孔可以稍微排列整齐一点（个人有的强迫症

） 2，因为最中间两个布线层是相邻平行层，建议局部注意一下布线不用完全重叠。

Apple0988 · 发表于 2018-10-19 15:32

Colbie 发表于 2018-10-19 15:27( Q8 s8 q9 r/ p- ]
建议：1，t

智商不夠喔根本不需要T點

Apple0988 · 发表于 2018-10-19 15:38

Colbie 发表于 2018-10-19 15:27
A, b- t# O$ \* k' v建议：1，t

小弟玩pads时间比你应该还要久，在allegro中完全没必要这设定T点，那是您对原厂的错误认知，没听懂不想解释，留给高手来讨教。

Apple0988 · 发表于 2018-10-19 15:43

Colbie 发表于 2018-10-19 15:27
7 d( G7 G+ v2 r' x6 d: w0 Y0 ~1 P- [总体很不错，因为布线层数相对较少，有一定难度。! e0 C" v$ N6 ^
建议：1，中间T点的孔可以稍微排列整齐一点（个人有的强 ...

中间对称那是板子够大用贴的，您说的我理解，故意做不对称形式。另者您说的参考层问题，那是您的认知。

Apple0988 · 发表于 2018-10-19 15:47

Colbie 发表于 2018-10-19 15:270 y# |7 W* ?5 n! Y: I$ }
总体很不错，因为布线层数相对较少，有一定难度。! E) j+ g" G6 t# J- _
建议：1，中间T点的孔可以稍微排列整齐一点（个人有的强 ...

参考层的选择，有经过思考过，多少重迭可以去修，不过您们都喜欢走表层，可能是种习惯吧。

Apple0988 · 发表于 2018-10-19 15:49

Colbie 发表于 2018-10-19 15:27
; N: k, }- J# }# ~! a! Y3 | R总体很不错，因为布线层数相对较少，有一定难度。9 h: g+ f( I- d# ~+ [. \
建议：1，中间T点的孔可以稍微排列整齐一点（个人有的强 ...

看过太多所谓说自己强迫症的，程度都停在那里。

trocipek · 发表于 2018-10-19 15:50

上面的回复是在吵架么？

Apple0988 · 发表于 2018-10-19 15:52

trocipek 发表于 2018-10-19 15:50: c9 I! y- J% X2 p( p7 p
上面的回复是在吵架么？

没啊，沟通，西西，想说是高手来讨教，结果这副德性，连Jimmy大神(林超文)的程度都不到，您们有几个大神我都超级崇拜的。

Apple0988 · 发表于 2018-10-19 16:02

Colbie 发表于 2018-10-19 15:27# F& R) c% P5 I. H {: V
总体很不错，因为布线层数相对较少，有一定难度。 T3 s) |. o9 z0 G1 |
建议：1，中间T点的孔可以稍微排列整齐一点（个人有的强 ...

公司内部做六层板，做八层板来练练手。

leleeda · 发表于 2018-10-19 16:30

我觉得那个回复说的没有问题啊，本人画了N多年板，接触的也有上千块单板，各种ddr都见过，各种变态要求也遇到过，很多大客户确实要求相邻层的线一点都不能重复，要求完全正交的也有。至于中间那个分叉点我们也习惯叫T点（不管是实际的或虚拟的）

Apple0988 · 发表于 2018-10-19 16:48

bobtraveltous 发表于 2018-10-19 16:467 E1 h: ^, ^9 q4 d- g _, ~, u3 O
好吧，这位大哥说的也有道理，我以前的公司也是都是你说的这种模式，但是我们广达有一件式shielding罩住 ...

有时间多变态都可以啊

Apple0988 · 发表于 2018-10-19 16:49

bobtraveltous 发表于 2018-10-19 16:48
" Y" q& ^; Q' y- c/ `- \& c有时间多变态都可以啊

我这个档案的重点在于不使用T点来实现等长观念

帐号		自动登录	找回密码
密码			注册

晒作品(1对2DDR，并列)

EDA365欢迎您登录！

点评

点评

点评

点评

点评

点评

推荐内容 /1