★★★ 大家一起评审PCB ★★★

jimmy

xiaoyangren 发表于 2013-10-12 15:22
附件中的PCB文件是在论坛上下载一位楼主的4颗DDR2的文件，由于之前只整过1颗DDR2的，所以对4颗的比较感兴趣 ...

300mil以内OK.

zhangjinhe

  第一次走ddr  文件是jimmy大师教程里的 看完教程自己走的 只走了地址和数据 大家可小弟些建议

jimmy

zhangjinhe 发表于 2013-10-15 14:07
+ v/ m; A, N  e  M# K第一次走ddr  文件是jimmy大师教程里的 看完教程自己走的 只走了地址和数据 大家可小弟些建议

: [; Q5 W, p4 N1.时钟没按差分走


8 \* |. k  c, X' \" m
  Z( f- v" ]* X
. [5 z0 i% K( h7 ^2.没做到3w.串扰大。
, h& i+ @0 K- v/ Y

zhangjinhe

jimmy 发表于 2013-10-22 17:27
1.时钟没按差分走

* b9 L0 k5 N$ v" [4 w/ V9 A% W( E6 v大师 您是说我所有的线都没满足3W的规则还是就你指出？在就是 是不是要所有的都一定要保持3w才可以呢？

金志峰

yimiyangguang 发表于 2012-6-28 22:20
我是版主jimmy的徒弟，这是我对你的"欢迎评审"中pcb板的评审！

1 数字、模拟部分没有分开布局

2 _7 l$ }% ?: d1 m很多因素都在“权衡 ”  

金志峰

huangzj 发表于 2012-7-18 09:18
6 }6 |8 g, R2 f) d看了板，你做的等长从美观上还行，但是功能上好像有点不太合适，比如同网络间距不到3w.没有做到9根同层（D ...

/ ?( _7 |; m1 N+ {7 G* z, n他这种布局怎么可能做到同层？

金志峰

jimmy 发表于 2013-6-18 11:54

' [5 ]# m! r/ g' i1 K2 R20H规则并不适用于所有的板  且20H规则存在争议 效果很微弱

金志峰

Jimmy大神 发几个你自认为比较完善的pcb给大家学习一下吧

lcw

1,晶体的布局和布线改成这样效果更好。（注意器件和BGA要保持距离）
0 S( O' e" |* o) P# }
+ `  ]7 K$ S5 U% u! n# a9 B+ E
. r9 V+ F) i1 B2，电源和地网络没有就近打孔。如果此处的内部需要穿线，可以两个电源\地焊盘共用一个过孔。
2 a) q4 Y; ^9 H  T6 U9 b  K" S


3，这些信号孔能就近fanout的尽量就近。比如右下角的那几个网络的过孔是可以打在焊盘旁边的。
$ X- ^3 f2 g2 d" ^& F/ Z1 O
$ n. ?$ U8 J/ A! q# o; I/ @- H  a

4，过孔尽量对齐。这样内层的走线空间不会被浪费，走线也会比较直和短。

7 _  W# i3 Z3 `. o

5，线和线之间没有做到3w


( W$ ]# a: ~1 |
/ S  e3 g; Z4 E/ |; ^; V
4 \: A8 h  e  S% o: @1 S3 ~# q, ]
6 D3 @/ N( s7 W6 J4 A

- V) _+ x  a9 J# ?4 T3 `* f

4 ]4 X+ i8 ^: s
2 y) z2 Y& ]/ A% Q6,mark点（光学定位点）不是测试点，板的三个角落顶底层各放三个，离板边5mm放置.
. i% w6 {: ]7 I2 b6 v
- a/ [4 g; s6 J) b9 Z3 P; v


: @# w- B# f" V  S  m" R% d
7，数据线应该是采用了自动等长？是吗？
" A" |; a$ g8 P& E4 t
但是规则设置中的线宽之间的间距没有设好。线与线之间要设大一点，比如3W.
  h: w: P/ W) g7 D4 p  ?& R0 h9 J
$ m7 D, S5 J( A  K. J

jimmy

1,晶体的布局和布线改成这样效果更好。（注意器件和BGA要保持距离）
. U% R5 p" @4 a) ~$ E2 F
/ E2 v7 T( @9 m! u& s0 Q
2 r1 g# X. \! U5 G0 B- m2，电源和地网络没有就近打孔。如果此处的内部需要穿线，可以两个电源\地焊盘共用一个过孔。

* S- v4 k9 T7 y5 I8 G7 S0 J
/ z$ J- G! d% E% M3 E6 a# W
3，这些信号孔能就近fanout的尽量就近。比如右下角的那几个网络的过孔是可以打在焊盘旁边的。
1 y- u* U; Y6 t1 [" \; Z% t  G& A
8 f2 D9 }6 k% t
9 [+ z5 P. A- z; d
3 w% Z' [5 R/ ]0 C) K4，过孔尽量对齐。这样内层的走线空间不会被浪费，走线也会比较直和短。

' E0 W4 G, S4 Y" h

5，线和线之间没有做到3w
: a. j& j' i- s  n

" r5 D7 G* F+ m- t8 `. e
: @7 i+ z9 I2 K) N& ?
: u* n# n) E4 G3 s


! J( s  m' S6 y9 S, C; A: \; \
6,mark点（光学定位点）不是测试点，板的三个角落顶底层各放三个，离板边5mm放置.

. [2 V4 y( q: {' }

8 h6 V8 I! |: h& X5 [# F/ p! |7，数据线应该是采用了自动等长？是吗？
# e( E2 }0 w' U. d( K0 g4 {
但是规则设置中的线宽之间的间距没有设好。线与线之间要设大一点，比如3W.
. e6 A% m" m* c- u6 D: ^. Q


+ {8 \7 i: q$ |5 e/ ^8 j

yijiancc

本人新手，以前一直画2层板。现在想学习下468层的。
( ~6 K3 N' B/ G7 _$ q! U; D: [8 I找了个简单的排线来画四层板。因空间有限，三层有走线。
求各位指点下。
另外：请教下power怎么区分 （5、3.3、1.8） ；GND如何保持完整性？（AGND DGND  GND怎么分区）

yijiancc

怎么没人给点意见啊。在线等答复啊。

jimmy

yijiancc 发表于 2013-10-30 14:05
本人新手，以前一直画2层板。现在想学习下468层的。
# N3 b+ g$ Y+ w0 P6 g2 I1 C找了个简单的排线来画四层板。因空间有限，三层有走线 ...

# j7 r, T* U. h, h: [& ^做得还可以。
4 E1 x  X7 K/ ?# m4 S& e
可以在灌铜的地方多加一些GND过孔

yijiancc

jimmy 发表于 2013-10-31 10:06
做得还可以。

可以在灌铜的地方多加一些GND过孔

jimmy大师，你好
, F1 c7 O" p: r' Z+ s( s" Y多谢指点。这个没啥问题的话，我想找个稍微复杂点的4层板来画画。有推荐的没？

klend

; O( h9 D- N, r; Q! i
请哪个有空的帮忙评审下这个pcb好吗？
" S* ?8 S& t- x0 M* n/ @, \* p7 v$ U
! I$ W' h+ a* Y' t8 Y  K' x没有答复哦？？？