★★★ 大家一起评审PCB ★★★

jimmy

9 U% g: Y  e. s4 N
近段时间，发现很多“童鞋”都将自己的设计作品或电脑里面珍藏的作品，

以及国外流传回来所谓的“牛人的作品”放在论坛上，然后请各路好汉发表意见和检查。
/ x$ Y& O3 g& w3 |$ s/ n
" e6 i+ n: U8 ]* }8 B  A6 }为了方便大家交流，特开此贴。
$ Q" |# y  P! g
如果您对自己的作品精益求精，希望别人拍砖块；

或者您对自己的作品没有信心，希望别人吐唾沫；（古代丐帮传说，别人吐得越多就代表越爱你）
; t$ N. e8 C; s3 f+ f5 c
' L5 C& D& v0 w! C) D, f8 F/ A3 k4 E就将您的作品发上来吧。
9 }( u* t' {# L6 C6 n1 I! ?/ _

注意事项:

% i; h3 B3 W5 t1 _（1）PCB格式必须是pads格式(最高接受pads9.5.1版本）。
6 q- E0 Y' i, K. n0 R（2）附件文件必须是已经100%布通率和没有短路的，没有最终完成的PCB文件不予检查。
' D: {/ K9 T' u6 p- ?（3）需提供：原理图+PCB 。可以设置密码，然后将作品发到我的个人邮箱：26005192@qq.com（个人评审后将进行删除）
8 ]$ @7 q' f# t$ i7 L（4）此活动纯属公益性质，由于个人时间有限，不能保证及时回复。
（5）检查结果仅供参考，不涉及追责。
; Z0 d/ {  E9 x* n5 I（6）本贴只评审PCB，不回复任何软件操作/设计类的问题。（7）每个ID每个季度只限评审一款PCB
- m; O" [$ _$ B5 K! l2 Z4 Y# b% j
3 {0 a: i% s5 `6 b* K2 @9 A- ^5 T软件操作/设计类的问题可到这里交流：https://www.eda365.com/thread-70863-1-1.html
/ s1 K4 G) t; Z/ p
0 |' A. _( ^/ ]/ k& F0 W; h$ [5 A

warmly

. X2 e2 o' ?) a  A/ |4 l6 q( H我是版主jimmy的徒弟，这是我对你的"新建文件夹"中1.pcb板子的评审！
4 x* V+ R4 @" _

wxl925026228

20140218.rar (158.15 KB, 下载次数: 344)

2014-2-18 15:10 上传

点击文件名下载附件
下载积分: 威望 -5

，pads9.3画的

Larry_11844

3 P' r: p/ g  a0 `3 L3 }% e) o

amwjlje 发表于 2013-12-23 21:35
( C# {% q; K, \7 p# N3 H  I( {文件之后上传了    大家来看看     找些错误吧

" L( m2 ~1 W& n
看了下，整体画的还算可以，下面是我个人的意见，有些问题，我只截了一个地方，其它地方还有很多

klend

" @1 r' e- u1 J/ b* ^. p3 {
5 [2 g9 }+ M+ M) H+ q请哪个有空的帮忙评审下这个pcb好吗？

! g( f! u/ W( S没有答复哦？？？

yijiancc

本人新手，以前一直画2层板。现在想学习下468层的。
# ?, L9 C- M* G0 m) F找了个简单的排线来画四层板。因空间有限，三层有走线。
' q5 |: w7 p) l7 V/ [) i/ C求各位指点下。
另外：请教下power怎么区分 （5、3.3、1.8） ；GND如何保持完整性？（AGND DGND  GND怎么分区）

YUANHUI217

jimmy 发表于 2012-8-22 11:54

$ r& z+ J* r: m- s- ^
+ w8 R0 A4 s$ F4 @1 G非常感谢jimmy大师这么快就回复我了{:soso_e113:} ，看了你的评审我有几个问题想问
8 ~+ s; S- Y: O; D( a1、您的第一个和第二个回复是不是有点茅盾？我是应该把REF模块放在中间还是靠近源端呢？
2、3W原则我也想满足但有时空间实在有限就只能妥协了。
3、你说的差分对走线没有按规则走线这里我知道，这是为了达到等长的要求才这样处理的，如果两条线完全等距就没法满足等长要求了。
4 K4 s4 |& f) p4、另外我最想问的就是关于数据线、地址线、时钟线的等长关系，数据线是组内等长他和时钟线地址线没有等长关系吧？而地址线是走T型拓扑从结点到两颗内存的距离也是等长的，是这样吧？剩下就是时钟线了，我现在就是不确定他要和数据线等长还是地址线等长，还请jimmy帮我解惑。
5、至于平面层被过孔分割太厉害也挺头痛的，地方就这么大又少不了要打这么多孔，真不知如何是好呀，不过还好没有割断的地方应该问题不大吧？
以上疑问还请jimmy大师在有空的时候回复一下。谢谢！
6 ]5 S0 v7 f$ J3 l. ]7 m  c& t
8 O" K$ G9 o: l  b7 r: _- }/ S
& D( G0 K! f9 z" r9 R, ]- }# ]jimmy回复：
  d3 I2 P9 t- _- T
4 |, p2 e0 o9 _. W2 |3 Q1，ref电源模块放在两片DDR的中间，供电不会一头近，一头远。
$ b; A1 a1 z# o* w1 b
: q  a/ Q: S- R+ D7 a, |2 d5 O2，3W必须满足

3，差分对必须满足差分走线规则

4，数据线自己等长。地址，控制和时钟等长，都走T形。数据与时钟线不用等长，长度不要超过1000mil就行。

5，参考平面必须要完整，并且DDR2的线不能跨电源分割。跨分割会引起信号完整性问题。
8 w# D: T  R, s! G/ n
打孔的时候注意孔与孔之间的间距。

黑牛

lwf19861111 发表于 2012-7-26 14:29
! i8 ~- a5 Q! Z2 G# U4 k对于9根同层我想问一下是什么意思，因为我处理器是放top的，ddr是放bottom的，那走线必定会穿过层，能帮我 ...

# B: I8 O1 F' K( i9根同层是指你所谓的9根信号要走在同一层，不管你IC是放哪一层的，如果走BOT9根就全部走BOT，即使是穿过层，也要同组的一起穿，也就是9根一起穿
2 q" E/ ~# M% C# w
另外3W原则是只信号线的线与线的间距要达到3倍的线宽，从线的中心与中心，线边缘与边缘是2W

与你同行

支持老大！

与你同行

老大：
       请问这个文件如果我想把DDR3和主芯片部分的线路复制到另外一块PCB板中应该怎样操作？听说DDR和主芯片部分的线路是可以拷的。但不知道怎样弄的。烦请指点。谢谢！附件中有原理图和PCB。

dzwinner

与你同行 发表于 2012-6-8 15:37
' B# O0 D! Z' R$ Z* p5 k老大：
6 r7 v  [2 N  ?& A       请问这个文件如果我想把DDR3和主芯片部分的线路复制到另外一块PCB板中应该怎样操作？听说DD ...

; c0 d  ^5 \" c; Q  i保证该部分电路位号，网络一样的情况下，用reuse功能可以实现你的目的！

dzwinner

dzwinner 发表于 2012-6-8 16:22
3 r4 Q) G1 @1 F4 B/ f1 a+ E保证该部分电路位号，网络一样的情况下，用reuse功能可以实现你的目的！

6 l+ c' e. a3 y你的DDR我看了，地址线都没有等长，没问题吗？

wp520

给力，快快把你们DDR2 DDR3的板子拿出来晒晒呀，还没见过咧！

dengzs2008

期待期待

dengzs2008

那位同志，将与CPU、DDR相关的所有东西选中（不管是元件、线路、还是过孔只要相关就选上），然后reuse，reuse后，打开一个新的PCB（假设为PCB1），设置层后将reuse导入到这个新的PCB中,然后将你的原理图（原理图的位号和网络与reuse的一致）网络表导入到一个新PCB中（假设为PCB2），将PCB1和PCB2做比较，生成ECO文件，然后将ECO文件导进PCB2中。大功告成！！！！！！！！！

xlows_2009

关注jimmy 很久了，这下又出手了,支持

xdb2724678

又是一个重磅炮弹,膜拜中.

与你同行

感谢各位前辈的指导，我试下。有问题再向各位请教。

风冰子

支持

PADS爱好者

不错，支持！

wang525@

那位大侠是怎么一下子就看出地址线没做等长的啊

297469214

为jimmy顶上