《Mentor SiP系统级封装设计与仿真》出版与技术答疑！

richardhjc

zhongyiwaiting 发表于 2012-10-12 09:07
回复:
如果是EE的设计，看是否是EE2005的网表流程，也会有这样的提示。EE2007以后基本不建议使用网表流 ...

PCB需要全局观，需要对电路和EMC的深刻理解，这是布线工具无法做到的。
- \" S' ^. O$ m2 a所以布线工具做得太过复杂，反而不是好事，因为它无法代替人，可是因为复杂，人工介入也变得复杂。

xiesonny

顶一下楼主，厉害。

li_suny

zhongyiwaiting 发表于 2012-10-12 09:07
! U: p3 L4 C) U4 u- i回复:
% B9 r: o! h8 t- k; N如果是EE的设计，看是否是EE2005的网表流程，也会有这样的提示。EE2007以后基本不建议使用网表流 ...

8 Q; e2 G" D. S$ [现在Mentor主推EE Flow，最新最好的功能首先在EE里实现，例如 Xtreme协同设计，埋阻埋容、柔性电路、盲埋孔自动布线、RF、键合线、腔体、芯片堆叠、SiP 封装设计等功能。
  H- W  q8 r* R8 i8 e: @2 Y; P) i2 t% R
EN（Boardstation）太老了，比较难学，慢慢就会被放弃。
Pads，主要还是面对低端用户，功能会有提升，但总会和EE拉开差距。

richardhjc

li_suny 发表于 2012-10-12 15:49
现在Mentor主推EE Flow，最新最好的功能首先在EE里实现，例如 Xtreme协同设计，埋阻埋容、柔性电路、盲埋 ...

能否请帮忙看看15楼的问题？谢谢。

大个小眼

很好，很强大！

li_suny

回复15楼。

谢谢两位的回答。现在发现，以前的原理图是design capture设计的，但是EE7.9.3却没有这个工具，而DxDesigner打开design capture的一直有问题，不知道如何解决。
. {# k& K. j" r+ e% [DxDesigner无法打开design capture的设计，需要转换，开始菜单 > 所有菜单 > Mentor Graphics SDD > Translators > DC2DX Translator，可以试一下。
; ?0 ^* R7 J% j, |& r顺便吐槽一下，EE这么高级的软件，使用上也不是很顺手。当然我是初学者。
比如 plane assignment，布线后看不到，后来是用了别的方法看到的。
( s1 e3 _, j6 Y4 V" F/ O% E8 o正常应该是在布线模式下看得到，不知你用了何种方法看到的？
display太多选项，不小心选择了minus display后，无法恢复到以前的。%
; B" Q% p1 V( z! e$ d% b# _最好保存显示设置Save Scheme，也方便以后调用。
layer的颜色层指定后，不知为何有时候自己改变。
3 p5 o+ Z: s+ L3 l5 d有可能是Display Scheme变化造成的，调用自己保存的Scheme即可。
+ n# D' D0 J' j- Y$ Q还有比较不爽的是，无法让每个net name显示出来，所以要看net name的时候，要逐一选择。我比较习惯pin上能够显示net name，这样在布局规划的时候，比较直观。
这个功能目前确实没有哦
然后desing capture brower，high light whole net，居然不能跨页，模糊搜索也不尽人意，sigh。
Desing capture不太熟悉，我接触的时候基本就是DX了。

richardhjc

li_suny 发表于 2012-10-14 20:36
7 N2 l8 A" u1 @2 _( T( m回复15楼。
/ G+ L' H  r7 M. C: y  H
3 K3 P& y8 R! n! ~( `' ^' x谢谢两位的回答。现在发现，以前的原理图是design capture设计的，但是EE7.9.3却没有这个工具 ...

- I$ O- g0 V, m' G3 `) n谢谢您的回答。

比如 plane assignment，布线后看不到，后来是用了别的方法看到的。
1 x) i4 C& j1 @9 M" H; T- B正常应该是在布线模式下看得到，不知你用了何种方法看到的？
6 \, d) J& x" _$ k' ^) B5 r& j9 @5 T刚好PCB中有手动分割的plane，右键就可以看到plane assignment了。但是菜单栏的一直是灰色的。

li_suny

菜单栏的plane assignment是灰色有一种原因是设计不同步，即原理图和PCB不一致造成的。

richardhjc

li_suny 发表于 2012-10-15 23:53
菜单栏的plane assignment是灰色有一种原因是设计不同步，即原理图和PCB不一致造成的。

, Z6 j# X7 k1 o& Y. F8 h- d  g( |6 s
. V# b4 e# s/ }* m) ~明白了，那也许是原理图用DC设计的，所以无法同步的关系。 谢谢。
3 X6 d; s# ~1 r9 w' [9 c* B" k! x另外请教一下，EE中有没有方便的方法可以查看PCB是否有环路的现象？

li_suny

richardhjc 发表于 2012-10-16 08:54
, @1 R) ]" L5 o: ]3 M7 R+ `2 t明白了，那也许是原理图用DC设计的，所以无法同步的关系。 谢谢。
另外请教一下，EE中有没有方便的方法 ...

/ j, e& A  {! |- O' O& a
布线设置里有prevent loops,DRC检查里也有相关选项,可配合使用

richardhjc

li_suny 发表于 2012-10-16 13:15
布线设置里有prevent loops,DRC检查里也有相关选项,可配合使用

+ s+ B* i4 F4 }% h4 D十分感谢你的回答。

soul_winds

li_suny 发表于 2012-10-16 13:15
布线设置里有prevent loops,DRC检查里也有相关选项,可配合使用

8 `7 U8 h9 c' `  kHi,li_suny!请问我在使用Expedition 7.9.3做add polygon的时候老是没有办法画直线如下图，是我在那里是指不对吗？新手，不好意思！

dzgking

画drawing的时候最好利用网格

dzgking

请教楼主，现在结合EE最好的仿真工具是ICX Pro还是Hyperlynx？哪个和CES结合更紧密？

li_suny

soul_winds 发表于 2012-10-17 11:34
Hi,li_suny!请问我在使用Expedition 7.9.3做add polygon的时候老是没有办法画直线如下图，是我在那里是指 ...

3 H& ?/ c2 T6 |/ i0 [+ z% l9 a. [
* f+ ~% L& D6 k建议你更改一下Drawing Grid 再试试。